Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych - Publication - Bridge of Knowledge

Search

Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych

Abstract

W artykule przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano wyboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki wskazują, że możliwe jest użycie algorytmu ewolucyjnego do zmniejszenia liczby przełączeń bramek testowanego układu, a tym samym do zmniejszenia mocy pobieranej przez niego podczas procesu testowania.

Cite as

Full text

full text is not available in portal

Keywords

Details

Category:
Conference activity
Type:
publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
Title of issue:
V Krajowa Konferencja Elektroniki : materiały konferencyjne, Darłówko Wschodnie, 12-14 czerwca 2006, T. 1/2 strony 167 - 172
Language:
Polish
Publication year:
2006
Bibliographic description:
Słowik A., Białko M.: Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych// V Krajowa Konferencja Elektroniki : materiały konferencyjne, Darłówko Wschodnie, 12-14 czerwca 2006, T. 1/2/ ed. red. W. Janke, M. Bączek, S. Łuczak. Koszalin: Politech. Koszal., 2006, s.167-172
Verified by:
Gdańsk University of Technology

seen 69 times

Recommended for you

Meta Tags