Noise modeling of static CMOS gates for low-noise circuit synthesis

Grzegorz Blakiewicz; Małgorzata Chrzanowska-Jeske

Noise modeling of static CMOS gates for low-noise circuit synthesis

Abstract

W artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.

Authors (2)

Grzegorz Blakiewicz dr hab. inż.
Małgorzata Chrzanowska-Jeske

Cite as

Full text

full text is not available in portal

Keywords

Details

Category:: Conference activity
Type:: publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
Title of issue:: MIXDES 2006 : Proceedings of the International Conference Mixed Design of Integrated Circuits and Systems Gdynia, Poland 22-24 June 2006 strony 0 - 0
Language:: English
Publication year:: 2006
Bibliographic description:: Blakiewicz G., Chrzanowska-Jeske M.: Noise modeling of static CMOS gates for low-noise circuit synthesis// MIXDES 2006 : Proceedings of the International Conference Mixed Design of Integrated Circuits and Systems Gdynia, Poland 22-24 June 2006/ ed. ed. A. Napieralski Łódź: Tech. Univ. Łódź, 2006, s.0-0
Verified by:: Gdańsk University of Technology