Search
Abstract
W pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków ISCASł85 i ISCASł89, wskazują na znaczną redukcję mocy (do ok. 50% - przy pominięciu mocy pobieranej przez układy konwersji napięć) bez pogarszania przepustowości systemu i zwiększania jego czasu przetwarzania.
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Articles
- Type:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Published in:
-
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
pages 201 - 206,
ISSN: 1425-5766 - Language:
- Polish
- Publication year:
- 2002
- Bibliographic description:
- Szcześniak W., Szcześniak P.: Algorytmiczne metody redukcji poboru mocy w układach CMOS// Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej. -., nr. 18 (2002), s.201-206
- Verified by:
- Gdańsk University of Technology
seen 137 times