FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem

Maciej Czyżak; Robert Smyk

FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem

Abstract

W pracy przedstawiono architekturę, realizację FPGA oraz symulację numeryczną na poziomie bitowym szybkiego konwertera z systemu resztowego do systemu binarnego dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. Algorytm konwertera obejmuje obliczanie projekcji ortogonalnych poprzez odczyt pamięci oraz sumowanie modulo M realizowane dwustopniowo, pierwszy stopień oparty o sumatory CSA umożliwia redukcję do zakresu 2M i następnie jest stosowany dwuoperandowy sumator modulo M. W pracy podano też złożoność sprzętową układu jak również parametry częstotliwościowe.

Authors (2)

Cite as

Full text

full text is not available in portal

Keywords

Details

Category:: Articles
Type:: artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Published in:: Poznan University of Technology Academic Journals. Electrical Engineering pages 197 - 205,
ISSN: 1897-0737
Language:: English
Publication year:: 2010
Bibliographic description:: Czyżak M., Smyk R.: FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem// Poznan University of Technology Academic Journals. Electrical Engineering. -., nr. nr 63 (2010), s.197-205
Verified by:: Gdańsk University of Technology