Search
Abstract
w pracy przedstawiono architekturę przepływowego konwertera z systemu z uzupełnieniem do 2 z systemu binarnego. zastosowano segmentację słowa wejściowego ze wstępną inwersją dla liczb ujemnych. reszty liczb reprezentowanych przez poszczególne segmenty są obliczane poprzez odczyt z pamięci adresowanej binarną reprezentacją segmentu. otrzymane reszty sumowane są w wielooperandowym sumatorze modulo z korekcją reszty dla liczb ujemnych.pracę przepływową umożliwają zatrzaski umieszczone pomiędzy poszczególnymi warstwami konwertera.
Authors (2)
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Articles
- Type:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Published in:
-
ELECTRICAL ENGINEERING
pages 65 - 72,
ISSN: 0948-7921 - Language:
- English
- Publication year:
- 2008
- Bibliographic description:
- Czyżak M., Smyk R.: High-speed fpga pipelined binary-to-residue converter // ELECTRICAL ENGINEERING. -., nr. iss. 58 (2008), s.65-72
- Verified by:
- Gdańsk University of Technology
seen 48 times