Zakłócenia sprzężenia podłożowego w układach scalonych CMOS - Publication - MOST Wiedzy

Search

Zakłócenia sprzężenia podłożowego w układach scalonych CMOS

Abstract

Temat artykułu stanowią zagadnienia modelowania sprzężenia podłożowego w układach scalonych CMOS. Zaprezentowana została metoda modelowania podłoża oparta na funkcji Green´a, która pozwala projektantom wygenerować model podłoża na podstawie danych geometrycznych projektu topografii oraz danych technologicznych procesu. Na podstawie symulacji komputerowej dwóch mieszanych układów scalonych (oscylator pierścieniowy i "analogowy" tranzystor, macierz inwerterów i źródło prądowe) pokazano zakłócający wpływ części cyfrowej projektu na część analogową. Szczególną uwagę zwrócono na efektywność pierścieni zabezpieczających wykonanych w projektach topografii w celu minimalizacji zakłóceń.

Cite as

Full text

full text is not available in portal

Keywords

Details

Category:
Articles
Type:
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Published in:
Elektronika : konstrukcje, technologie, zastosowania no. 43, pages 28 - 31,
ISSN: 0033-2089
Language:
Polish
Publication year:
2002
Bibliographic description:
Białko M., Felendzer Z., Solecki M.: Zakłócenia sprzężenia podłożowego w układach scalonych CMOS// Elektronika : konstrukcje, technologie, zastosowania. -Vol. 43., nr. 6 (2002), s.28-31
Verified by:
Gdańsk University of Technology

seen 51 times

Recommended for you

Meta Tags