Search
Abstract
Przedstawiono mechanizmy powstawania i sposoby pomiaru podatności układów cyfrowych na zakłócenia. Zaprezentowano metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem wzorcowego sygnału szumowego z możliwością ograniczania szerokości pasma stymulującego sygnału szumowego. Opisano opracowane modele symulacyjne i przykładowe wyniki badań potwierdzające efektywność zaproponowanej metody.
Authors (4)
-
Jerzy F. Kołodziejski
-
Jozef Piasecki
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Articles
- Type:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Published in:
-
Elektronika : konstrukcje, technologie, zastosowania
no. 43,
pages 13 - 16,
ISSN: 0033-2089 - Language:
- Polish
- Publication year:
- 2002
- Bibliographic description:
- Hasse L., Kołodziejski J., Piasecki J., Spiralski L.: Zakłócenia w układach cyfrowych. Mechanizmy i metody pomiaru// Elektronika : konstrukcje, technologie, zastosowania. -Vol. 43., nr. 6 (2002), s.13-16
- Verified by:
- Gdańsk University of Technology
seen 161 times
Recommended for you
Optimization of active circuits for substrate noise suppression
- G. Blakiewicz,
- M. Chrzanowska-Jeske
2008