Search results for: WIELOOPERANDOWE DODAWANIE MODULO - Bridge of Knowledge

Search

Search results for: WIELOOPERANDOWE DODAWANIE MODULO
Przykład wyników znalezionych w innych katalogach

Search results for: WIELOOPERANDOWE DODAWANIE MODULO

  • High-speed binary-to-residue converter with improved architecture.

    Publication

    - Year 2004

    Przedstawiono ulepszoną architekturę szybkiego konwertera liczb z systemu binarnego do systemu resztowego dla liczb ze znakiem w kodzie U2. Algorytm konwertera oparty jest o segmentację słowa wejsciowego nasegmenty 4-bitowe. Reszty liczb reprezentowanych przez segmenty sąobliczane poprzez odwzorowanie. Wielooperandowe sumowanie modulo jest realizowane przy użyciu drzewa Wallace'a z segmentacją wektorów wyjściowych oraz finalnego...

  • Fast RNS combinational multipliers for small moduli

    Publication

    - Year 2006

    zaprezentowano nowe struktury mnożników modulo m oraz mnożników modulom przez stałą dla modułów 5-bitowych. w zaproponowanym algorytmie projektowania zastosowano kolejno redukcję modulo m potęg liczby 2, sumowanie binarne otrzymanych reszt, redukcję modulo do zakresu 2m oraz dwuoperandowe dodawanie modulo m. mnożnik resztowy w proponowanej strukturze posiada mniejsze opóźnienie niż inne znane mnożniki modulo i porównywalny iloczyn...

  • High-speed memoryless binary/residue converter

    Publication

    - Year 2003

    W pracy zaprezentowano nowy szybki konwerter z systemu binarnego do systemu resztowego dla liczb o zakresie do 60 bitów. W konwerterze stosowane są wyłącznie układy kombinacyjne. Algorytm konwertera oparty jest na dodawaniu niezerowych cyfr binarnych reprezentacji kolejnych potęg 2 modulo m. Dodawanie jest realizowane przy użyciu wielooperandowego sumatora CSA oraz sumatora CPA. Suma wyjściowa CPA jest redukowana do zakresu 2m-1...

  • Modulo N Backoff Scheme for effective QoS differentiation and increased bandwidth utilization in IEEE 802.11 networks

    Publication

    The paper presents a new "modulo N" channel access scheme for wireless Local Area Networks (WLANs). The novel solution derives from the Distributed Coordination Function (DCF) of the IEEE 802.11 standard, further elaborated as Enhanced Distribution Channel Access (EDCA) by the 802.11e draft specification. The main innovation concerns improvement of the binary exponential backoff scheme used for collision avoidance in 802.11 networks....

    Full text available to download

  • Modulo Arquitectura CUC

    Journals

    ISSN: 0124-6542 , eISSN: 2389-7732

  • Design and realization of two-operand modular adders in the FPGA

    W pracy zaprezentowano strukturę sumatorów modularnych w środowisku Xilinx z użyciem rodziny układów Virtex-6. Rozważono dwa typy sumatorów, jeden dla modułów 5-bitowych i drugi dla 6-bitowych. Zaprojektowano ich struktury i podano eksperymentalne wyniki implementacji.

    Full text available to download

  • High-speed residue-to-binary converter based on the Chinese RemainderTheorem.

    Publication

    - Year 2004

    Przedstawiono szybki konwerter z systemu resztowego do systemu binarnego dla modułów 5-bitowych oparty o chińskie twierdzenie o resztach. Projekcje ortogonalne są generowane przy użyciu odwzorowania realizowanego przy zastosowaniu funkcji logicznych pięciu zmiennych. Wartość wyjściowa jest obliczana przy użyciu drzewaWallace'a z segmentacją wektorów wyjściowych i redukcją do 2M, M zakres liczbowy systemu oraz efektywny finalny...

  • Dodawanie struktur wydziałowych do narzędzia SciVal

    Events

    28-05-2018 14:00 - 28-05-2018 15:00

    Zapraszamy na szkolenie online: Dodawanie struktur wydziałowych do narzędzia SciVal Rejestracja na stronie Biblioteki PG.

  • High-Speed Binary-to-Residue Converter Design Using 2-Bit Segmentation of the Input Word

    In this paper a new approach to the design of the high-speed binary-to-residue converter is proposed that allows the attaining of high pipelining rates by eliminating memories used in modulo m generators. The converter algorithm uses segmentation of the input binary word into 2-bit segments. The use and effects of the input word segmentation for the synthesis of converters for five-bit moduli are presented. For the number represented...

    Full text available to download

  • Fast rns scaling of signed numbers based on the chinese remainder theorem

    Publication

    - Year 2006

    Przedstawiono architekturę szybkiego skalera resztowego dla liczb ze znakiem dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. W architekturze zastosowano wyznaczanie projekcji ortogonalnych przy użyciu funkcji logicznych 5 zmiennych, sumator kodulo m/k oraz wejściowy konwerter do systemu resztowego. Operacja modulo m/k jest wykonywana przy zastosowaniu drzewa 4-operandowych sumatorów modulo 2m/k i końcowego...