Search
Department of Microelectronic Systems
Publications
Filters
total: 760
Catalog Publications
Year 2014
-
Bezprzewodowe zasilanie sensorów medycznych
PublicationW artykule przedstawiono problematykę bezprzewodowego zasilania miniaturowych sensorów medycznych. Przedyskutowano specyfikę bezprzewodowej transmisji mocy elektrycznej do sensorów, zwracając uwagę na potrzebę stosowania tej formy zasilania oraz na ograniczenia wynikające z limitów gęstości mocy dopuszczalnej dla żywych organizmów, w szczególności dla człowieka. Zaproponowano nowe podejście do bezprzewodowej transmisji mocy wykorzystujące...
-
Bezprzewodowe zasilanie sensorów medycznych
PublicationW artykule przedstawiono problematykę bezprzewodowego zasilania miniaturowych sensorów medycznych. Przedyskutowano specyfikę bezprzewodowej transmisji mocy elektrycznej do sensorów, zwracając uwagę na potrzebę stosowania tej formy zasilania oraz na ograniczenia wynikające z limitów gęstości mocy dopuszczalnej dla żywych organizmów, w szczególności dla człowieka. Zaproponowano nowe podejście do bezprzewodowego przesyłu mocy wykorzystujące...
-
Bulk linearized CMOS differential pair transconductor for continuous-time OTA-C filter design
PublicationIn this paper, the MOS differential pair driven simultaneously from gates and bulk terminals is described. An approximated analytical solution of the voltage to current transfer function has been found for the proposed circuit. Four possible combinations of gate and bulk connections of the input signal are presented. Basing on the configuration giving the best linearity, the operational transconductance amplifier (OTA) has been designed...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublicationW artykule przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu przeznaczony dla enkodera wideo standardu H.264. Akcelerator został zaimplementowany w technologii FPGA oraz w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane, a szczegółowe wyniki pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami. System został zoptymalizowany do współpracy z oprogramowaniem...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublicationW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu (motion estimation) przeznaczony dla enkodera wideo standardu H.264. Akcelerator został wstępnie zaimplementowany w układzie FPGA VIRTEX6-VLX365T, a następnie w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane pozytywnie, a szczegółowe wyniki symulacji i pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w...
-
Efficient Multi-Objective Simulation-Driven Antenna Design Using Co-Kriging
PublicationA methodology for fast multi-objective antenna optimization is presented. Our approach is based on response surface approximation (RSA) modeling and variable-fidelity electromagnetic (EM) simulations. In the design process, a computationally cheap RSA surrogate model constructed from sampled coarse-discretization EM antenna simulations is optimized using a multi-objective evolutionary algorithm. The initially determined Pareto...
-
Expedited design of microstrip antenna subarrays using surrogate-based optimization
PublicationComputationally efficient simulation-driven design of microstrip antenna subarrays is presented. The proposed design approach aims at simultaneous adjustment of all relevant geometry parameters of the subarray, which allows us to take into account the effect of the feeding network on the subarray radiation pattern (in particular, the side lobe level, SLL). In order to handle a large number of variables involved in the design process,...
-
Expedited EM-driven multi-objective antenna design in highly-dimensional parameter spaces
PublicationA technique for low-cost multi-objective optimization of antennas in highly-dimensional parameter spaces is presented. The optimization procedure is expedited by exploiting fast surrogate models, including coarse-discretization EM antenna simulations and response surface approximations (RSA). The latter is utilized to yield an initial set of Pareto non-dominated designs which are further refined using response correction methods....
-
Low-cost EM-Simulation-based Multi-objective Design Optimization of Miniaturized Microwave Structures
PublicationIn this work, a simple yet reliable technique for fast multi-objective design optimization of miniaturized microwave structures is discussed. The proposed methodology is based on point-by-point identification of a Pareto-optimal set of designs representing the best possible trade-offs between conflicting objectives such as electrical performance parameters as well as the size of the structure of interest. For the sake of computational...
-
Nested Space Mapping Technique for Design and Optimization of Complex Microwave Structures with Enhanced Functionality
PublicationIn this work, we discuss a robust simulation-driven methodology for rapid and reliable design of complex microwave/RF circuits with enhanced functionality. Our approach exploits nested space mapping (NSM) technology, which is dedicated to expedite simulation-driven design optimization of computationally demanding microwave structures with complex topologies. The enhanced func-tionality of the developed circuits is achieved by means...
-
Rapid EM-Driven Design of Compact RF Circuits By Means of Nested Space Mapping
PublicationA methodology for rapid design of RF circuits constituted by compact microstrip resonant-cells (CMRCs) is presented. Our approach exploits nested space mapping (NSM) technology, where the inner SM layer is used to correct the equivalent circuit model at the CMRC level, whereas the outer layer enhances the coarse model of the entire structure under design. We demonstrate that NSM dramatically improves performance of surrogate-based...
-
Realizacja przetwornika obrazu CMOS z wbudowaną konwersją A/C i cyfrowym układem CDS
PublicationW artykule przedstawiono realizację w technologii CMOS 180 nm przetwornika obrazu z wbudowaną konwersją analogowo-cyfrową oraz z funkcją cyfrowej redukcji szumu. Przedstawiona realizacja przetwornika obrazu różni się od znanych z literatury rozwiązań tym, że układ redukcji szumu CDS (Correlated Double Sampling) umieszczono w każdym pikselu obrazu. Dzięki tej modyfikacji możliwe jest zastąpienie migawki szczelinowej przez migawkę...
-
Simulation-Driven Design of Microstrip Antenna Subarrays
PublicationA methodology for computationally efficient simulation-driven design of microstrip antenna subarrays is presented. Our approach takes into account the effect of the feed (e.g., a corporate network) on the subarray side lobe level and allows adjusting both radiation and reflection responses of the structure under design within a single automated process. This process is realized as surrogate-based optimization that produces designs...
-
Square root RC Nyquist filter of fractional delay
PublicationIn this paper we propose a discrete-time FIR (finite impulse response) filter which couples the role of square root Nyquist filter with fractional delay filter. This filter enables to substitute for a cascade of square root RC (SRRC) Nyquist filter and fractional delay filter in one device/algorithm. The aim is to compensate for transmission delay in communication system. Statistically defined performances, e.g. BER (bit error...
-
The contactless method of chip-to-chip high-speed data transmission monitoring
PublicationThis paper presents a technique of decoupling differential signals transmitted in a pair of microstrip lines on a printed circuit board (PCB), using dedicated coupler for high speed data transmission monitoring in chip-to-chip interconnections. The coupler used for signal probing is overlayed on the pair of microstrip lines under test, and provides a signal to the next blocks of the measurement system without disturbing transmission...
-
Transmission protocol simulation framework for the resource-constrained sensor network
PublicationIn this paper the simulation framework for simulation of the sensor network protocol is presented. The framework enables the simultaneous development of the sensor network software and the protocol for the wireless data transmission. The advantage of using the framework is the convergence of the simulation with the real software, because the same software is used in real sensor network nodes and in the simulation framework. The...
Year 2013
-
A New Coupler Concept for Contactless High-Speed Data Transmission Monitoring
PublicationThis paper presents a new concept of a couplerthat can be applied to high-speed data transmission contactlessmeasurements. The proposed approach is dedicated for differentialsignal transmission monitoring in microstrip coupled lineson printed circuit boards (PCBs). The coupler, produced on aseparate PCB, is overlayed on the transmission line with thedifferential signal and delivers decoupled differential signal tothe main measurement...
-
A nine-input 1.25 mW, 34 ns CMOS analog median filter for image processing in real time
PublicationIn this paper an analog voltage-mode median filter, which operates on a 3 × 3 kernel is presented. The filter is implemented in a 0.35 μm CMOS technology. The proposed solution is based on voltage comparators and a bubble sort configuration. As a result, a fast (34 ns) time response with low power consumption (1.25 mW for 3.3 V) is achieved. The key advantage of the configuration is relatively high accuracy of signal processing,...
-
A Quasi-2D MOSFET Model — 2D-to-Quasi-2D Transformation
PublicationA quasi-two-dimensional (quasi-2D) representation of the MOSFET channel is proposed in this work. The representation lays the foundations for a quasi 2D MOSFET model. The quasi 2D model is a result of a 2D into quasi 2D transformation. The basis for the transformation are an analysis of a current density vector field and such phenomena as Gradual Channel Detachment Effect (GCDE), Channel Thickness Modulation Effect (CTME), and...
-
Al-DIAMOND SCHOTTKY TUNNEL DIODES WITH BARRIER HEIGHT CONTROL
PublicationFew-nanometer-thick very highly boron-doped p-type layers were fabricated at metal-semiconductor interfaces of Schottky barrier diodes formed with aluminum on polycrystalline diamond. Preliminary results show that hermionically-assisted tunneling mechanism results in lower voltage drops at forward biasing of these diodes than expected for the Al-diamond metal-semiconductor potential barrier B. The effective barrier height Bpeff...
-
An Analog Sub-Miliwatt CMOS Image Sensor With Pixel-Level Convolution Processing
PublicationA new approach to an analog ultra-low power medium-resolution vision chip design is presented. The prototype chip performs low-level image processing algorithms in real time. Only a photo-diode, MOS switches and two capacitors are used to create an analog processing element (APE) that is able to realize any convolution algorithm based on a full 3x3 kernel. The proof-of-concept circuit is implemented in 0.35 µm CMOS technology,...
-
Analogue CMOS ASICs in Image Processing Systems
PublicationIn this paper a survey of analog application specific integrated circuits (ASICs) for low-level image processing, called vision chips, is presented. Due to the specific requirements, the vision chips are designed using different architectures best suited to their functions. The main types of the vision chip architectures and their properties are presented and characterized on selected examples of prototype integrated circuits (ICs)...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Book review: Simulation-Driven Design Optimisation and Modelling for Microwave Engineering
PublicationCelem książki jest przedstawienie aktualnego stanu badań dotyczących projektowania układów mikrofalowych poprzez modelowanie i optymalizacje wspomagane symulacjami elektromagnetycznymi. Grupa międzynarodowych ekspertów zajmujących się rożnymi aspektami komputerowo wspomaganego projektowania układów mikrofalowych, podsumowuje i dokonuje przeglądu ostatnich osiągnięć w tej dziedzinie oraz przedstawia szereg praktycznych zastosowań....
-
CMOS implementation of an analogue median filter for image processing in real time
PublicationAn analogue median filter, realised in a 0.35 μm CMOS technology, is presented in this paper. The key advantages of the filter are: high speed of image processing (50 frames per second), low-power operation (below 1.25 mW under 3.3 V supply) and relatively high accuracy of signal processing. The presented filter is a part of an integrated circuit for image processing (a vision chip), containing: a photo-sensor matrix, a set of...
-
Hardware-Software Implementation of a Sensor Network for CityTraffic Monitoring Using the FPGA- and ASIC-Based Sensor Nodes
PublicationArtykuł opisuje prototypową sieć sensorową do monitorowania ruchu pojazdów w mieście. Węzły sieci sensorowej, wyposażone w kamerę o niskiej rozdzielczości, obserwują ulice i wykrywają poruszające się obiekty. Detekcja obiektów jest realizowana w oparciu o własny algorytm segmentacji obrazów, wykorzystujący podwójne odejmowanie tła, wykrywanie krawędzi i cieni, działający na dedykowanym systemie mikroelektronicznym typu ''System...
-
Measurements of Subnanometer Molecular Layers
PublicationSelected methods of formation and detection of nanometer and subnanometer molecular layers were shown. Additionally, a new method of detection and measurement with subnanometer resolution of layers adsorbed or bonded to the gate dielectric of the ion selective field effect transistor (ISFET) was presented.
-
Metody redukcji zakłóceń w układach mikroelektronicznych
PublicationW pracy zaprezentowano zagadnienia dotyczące redukcji zakłóceń w układach scalonych wykonywanych w technologii CMOS i BiCMOS. Przedstawiono mechanizmy generacji zakłóceń, ich propagacji i oddziaływania na komponenty składowe systemów mikroelektronicznych wykonywanych w formie jednego układu scalonego. Zwrócono uwagę, że głównymi dragami rozprzestrzeniania się zakłóceń w strukturze układu scalonego są globalne sieci zasilające oraz...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS
PublicationW artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany...
-
Scalony regulator o małym spadku napięcia i krótkiej odpowiedzi impulsowej
PublicationW artykule zaprezentowano projekt regulatora o małym spadku napięcia. Dzięki zastosowaniu wtórnika napięciowego o małej rezystancji wyjściowej, regulator cechuje się bardzo dobrą odpowiedzią impulsową, a ponadto nie wymaga dodatkowych zewnętrznych kondensatorów kompensujących. W związku z tym, zaproponowany regulator może być całkowicie scalony na podłożu półprzewodnikowym, co jest szczególnie korzystne w systemach realizowanych...
-
System do prototypowania bezprzewodowych inteligentnych urządzeń monitoringu audio-video
PublicationW komunikacie przedstawiono system prototypowania bezprzewodowych urządzeń do monitoringu audio-video. System bazuje na układach FPGA Virtex6 i wielu dodatkowych wspierających urządzeniach jak: szybka pamięć DDR3, mała kamera HD, mikrofon z konwerterem A/C, moduł radiowy WiFi, itp. Funkcjonalność systemu została szczegółowo opisana w komunikacie. System został zoptymalizowany do pracy pod kontrolą systemu operacyjnego Linux, zostały...
-
Technique to improve CMRR at high frequencies in CMOS OTA-C filters
PublicationIn this paper a technique to improve the common-mode rejection ratio (CMRR) at high frequencies in the OTA-C filters is proposed. The technique is applicable to most OTA-C filters using CMOS operational transconductance amplifiers (OTA) based on differential pairs. The presented analysis shows that a significant broadening of CMRR bandwidth can be achieved by using a differential pair with the bodies of transistors connected to...
-
Wireless intelligent audio-video surveillance prototyping system
PublicationThe presented system is based on the Virtex6 FPGA and several supporting devices like a fast DDR3 memory, small HD camera, microphone with A/D converter, WiFi radio communication module, etc. The system is controlled by the Linux operating system. The Linux drivers for devices implemented in the system have been prepared. The system has been successfully verified in a H.264 compression accelerator prototype in which the most demanding...
Year 2012
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublicationThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
-
Design of novel microstrip directional coupler for differential signal decoupling
PublicationThis study describes a concept of a novel microstrip directional coupler for differential signal decoupling, which can be used to digital signal overhearing on printed-circuit-boards. The complete design method is proposed with rules given analytically. Considered methodology is suitable for synthesis of couplers with low coupling factors, which have negligible influence on the transmission in main line. Theoretical considerations...
-
FPGA-Based Real-Time Implementation of Detection Algorithm for Automatic Traffic Surveillance Sensor Network
PublicationArtykuł opisuje sprzętową implementację w układzie FPGA algorytmu wykrywającego pojazdy, przeznaczonego do zastosowania w autonomicznej sieci sensorowej. Zadaniem algorytmu jest detekcja poruszających się pojazdów w obrazie z kamery pracującej w czasie rzeczywistym. Algorytm ma na celu oszacowanie parametrów ruchu ulicznego, takich jak liczba pojazdów, ich kierunek ruchu i przybliżona prędkość, przy wykorzystaniu sprzętu sieci...
-
Highly linear CMOS triode transconductor for VHF applications
PublicationA high-speed, fully balanced complementary-symmetry metal-oxide-semiconductor (CMOS) triode transconductor is presented. The proposed approach exploits a pseudo-differential-pair triode configuration with a simple adaptive circuit stabilising the drain-to-source voltages of metal-oxide-semiconductor (MOS) transistors. Since no additional active circuits (apart from the resistors made of the cut-off MOS devices) and no feedback...
-
Local response surface approximations and variable-fidelity electromagnetic simulations for computationally efficient microwave design optimisation
PublicationIn this study, the authors propose a robust and computationally efficient algorithm for simulation-driven design optimisation of microwave structures. Our technique exploits variable-fidelity electromagnetic models of the structure under consideration. The low-fidelity model is optimised using its local response surface approximation surrogates. The high-fidelity model is refined by space mapping with polynomial interpolation of...
-
Metody i algorytmy testowania obwodów drukowanych z wykorzystaniem standardu IEEE 1149.1 JTAG
PublicationW artykule przedstawiono metody i algorytmy wykorzystywane do testowania defektów montażowych płytek drukowanych. Przedstawiono sposób komunikacji z układami scalonymi z interfejsem IEEE 1149.1 popularnie znanym jako JTAG, (ang. Joint Test Access Group). Opisano bloki sprzętowe zdefiniowane z standardzie JTAG, opis BSDL układów scalonych, sposób przeprowadzania testu oraz techniki generacji wektorów testowych.
-
Rapid antenna design optimization using shape-preserving response prediction
PublicationAn approach to rapid optimization of antennas using the shape-preserving response-prediction (SPRP) technique and coarsediscretization electromagnetic (EM) simulations (as a low-fidelity model) is presented. SPRP allows us to estimate the response of the high-fidelity EM antenna model, e.g., its reflection coefficient versus frequency, using the properly selected set of so-called characteristic points of the low-fidelity model...
Year 2011
-
Accurate modelling of microwave structures using shape-preserving response prediction
PublicationArtykuł prezentuje metodologię dokładnego modelowania struktur mikrofalowych. Jest to zmodyfikowana wersja techniki opartej na procedurze przewidywania odpowiedzi z zachowaniem kształtu (shape-preserving response prediction, SPRP), która oszacowuje odpowiedź struktury mikrofalowej otrzymanej poprzez kosztowną obliczeniowo symulację elektromagnetyczną za pomocą taniego obliczeniowo modelu tejże struktury. Modyfikacja polega na wykorzystaniu...
-
Analog CMOS processor for early vision processing with highly reduced power consumption
PublicationA new approach to an analog ultra-low power visionchip design is presented. The prototype chip performs low-levelconvolutional image processing algorithms in real time. Thecircuit is implemented in 0.35 μm CMOS technology, contains64 x 64 SIMD matrix with embedded analogue processors APE(Analogue Processing Element). The photo-sensitive-matrix is of2.2 μm x 2.2 μm size, giving the density of 877 processors permm2. The matrix dissipates...
-
Analogowe filtry OTA-C czasu ciągłego - wybrane zagadnienia analizy i syntezy
PublicationW rozdziale przedstawiono istotne problemy dotyczące metod analizy, syntezy i projektowania analogowych filtrów OTA-C czasu ciągłego. Zaprezentowano analityczny model ogólnej struktury dla tej klasy filtrów. Podano zunifikowany macierzowy opis dla konfiguracji układowych filtrów OTA-C trybu napięciowego oraz prądowego. Omówiono podstawy analizy wrażliwości ogólnej struktury oraz przedstawiono reprezentatywne przykłady syntezy i...
-
CMOS Low-Dropout Regulator With Improved Time Response
PublicationPrzedstawiono nową konfigurację regulatora o obniżonym spadku napięcia, w którym wykorzystano stopień wyjściowy z równoległym sprzężeniem napięciowym. Dzięki obniżonej rezystancji wyjściowej stopnia, uzyskano poprawę odpowiedzi impulsowej regulatora na szybką zmianę prądu wyjściowego.
-
CMOS realisation of analogue processor for early vision processing
PublicationThe architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms ispresented. The proof-of-concept prototype vision chip containing 32 × 32 photosensor array and 32 analogue processors is fabricated usinga 0.35 μm CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 framesper second, or achieve very low power...
-
FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
PublicationW artykule przedstawiono algorytm detekcji obrazu oraz jego realizację sprzętową w technikach FPGA i ASIC. Algorytm ten dedykowany jest do detekcji ruchu pojazdów i jest realizowany w czasie rzeczywistym. Użyto pojedynczą, umieszczoną na stałe kamerę monochromatyczną o niskiej rozdzielczości. Wykonywane są również operacje eliminacji cieni i rozjaśnień obrazu. Nachodzenie obiektów na siebie nie jest brane pod uwagę. Realizacja...
-
General Approach to Continuous-Time OTA-C Filters
PublicationW książce zaprezentowano podstawy analizy i projektowania filtrów aktywnych typu OTA-C. Podana została procedura zunifikowanego opisu macierzowego ogólnej struktury układowej filtrów OTA-C czasu ciągłego dla pracy w trybie napięciowym i prądowym. Przyjęty formalizm macierzowy jest dogodny do zastosowania w różnego rodzaju programowych narzędziach komputerowego wspomagania analizy i syntezy filtrów aktywnych tej klasy. Zaproponowana...
-
Mikromocowy procesor analogowy CMOS do wstępnego przetwarzania obrazu
PublicationW artykule przedstawiono scalony analogowy układ wizyjny (ang. vision chip), który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazów w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 μW (poniżej...