Wyszukiwarka
Abstrakt
This paper presents the adaptation of a 3D integration concept previously used with vertical devices to lateral GaN devices. This 3D integration allows to reduce loop inductance, to ensure more symmetrical design with especially limited Common Mode emission, thanks to a low middle point stray capacitance. This reduction has been achieved by both working on the power layout and including a specific shield between the devices and the heatsink. The performances of this 3D layout have been verified in comparison with a more conventional 2D implementation, using both simulations and measurements.
Autorzy (6)
-
Pierre-Olivier Jeannin dr
-
Mickael Petit dr
-
Jean-Luc Schanen prof
Cytuj jako
Pełna treść
pobierz publikację
pobrano 40 razy
- Wersja publikacji
- Accepted albo Published Version
- Licencja
-
otwiera się w nowej karcie
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Język:
- angielski
- Rok wydania:
- 2020
- Opis bibliograficzny:
- Derkacz P., Chrzan P., Jeannin P., Musznicki P., Petit M., Schanen J.: 3D PCB package for GaN inverter leg with low EMC feature// / : , 2020,
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 159 razy
Publikacje, które mogą cię zainteresować
Performance Comparison of a 650 V GaN SSFET and CoolMOS
- P. Czyż,
- A. Reinke,
- A. Cichowski
- + 1 autorów
2016