Wyszukiwarka
Abstrakt
W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4x4 i 16x16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze. Funkcjonalność akceleratora została szczegółowo opisana w komunikacie. System testujący został zoptymalizowany do współpracy z programem x.264 pracującym pod kontrolą systemu operacyjnego Linux i jest przeznaczony do sprzętowej akceleracji kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małą powierzchnię rdzenia opisany akcelerator może łatwo zostać zintegrowany z sensorem wizyjnym.
Cytowania
-
0
CrossRef
-
0
Web of Science
-
0
Scopus
Autorzy (3)
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Tytuł wydania:
- XV KRAJOWA KONFERENCJA ELEKTRONIKI strony 151 - 156
- Język:
- polski
- Rok wydania:
- 2016
- Opis bibliograficzny:
- Kłosowski M., Pankiewicz B., Wójcikowski M.: Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych// XV KRAJOWA KONFERENCJA ELEKTRONIKI/ ed. Włodzimierz Janke Koszalin: PTETiS-Gdańsk, Wydział Elektroniki i Informatyki Politechniki Koszalińskiej, 2016, s.151-156
- DOI:
- Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.15199/13.2016.10.12
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 102 razy