RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA - Publikacja - MOST Wiedzy

Twoje konto

zaloguj

Wyszukiwarka

RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA

Abstrakt

An experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller by 30% than that for the VHDL designed converter.

Autorzy (2)

Cytuj jako

Pełna treść

pobierz publikację
pobrano 68 razy
Wersja publikacji
Accepted albo Published Version
Licencja
Creative Commons: CC-BY-NC-ND otwiera się w nowej karcie

Słowa kluczowe

Informacje szczegółowe

Kategoria:
Publikacja w czasopiśmie
Typ:
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Opublikowano w:
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej strony 121 - 125,
ISSN: 1425-5766
Język:
angielski
Rok wydania:
2017
Opis bibliograficzny:
Smyk R., Czyżak M.: RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA// Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej. -., nr. 57 (2017), s.121-125
Źródła finansowania:
  • Działalność statutowa/subwencja
Weryfikacja:
Politechnika Gdańska

wyświetlono 115 razy

Publikacje, które mogą cię zainteresować

Effective residue-to-binary converter with the Chinese Remainder Theorem

2003

The prns butterfly synthesis in the FPGA

2011

Radix-4 dft butterfly realization with the use of the modified quadratic residue number system

2010

Implementation of discrete convolution using polynomial residue representation

2010
Meta Tagi