Wyszukiwarka
dr hab. inż. Marek Wójcikowski
Zatrudnienie
- Profesor uczelni w Katedra Systemów Mikroelektronicznych
- Kierownik katedry w Katedra Systemów Mikroelektronicznych
Publikacje
Filtry
wszystkich: 47
Katalog Publikacji
Rok 2024
-
Field Calibration of Low-Cost Particulate Matter Sensors Using Artificial Neural Networks and Affine Response Correction
PublikacjaDue to detrimental effects of atmospheric particulate matter (PM), its accurate monitoring is of paramount importance, especially in densely populated urban areas. However, precise measurement of PM levels requires expensive and sophisticated equipment. Although low-cost alternatives are gaining popularity, their reliability is questionable, attributed to sensitivity to environmental conditions, inherent instability, and manufacturing...
-
On Memory-Based Precise Calibration of Cost-Efficient NO2 Sensor Using Artificial Intelligence and Global Response Correction
PublikacjaNitrogen dioxide (NO2) is a prevalent air pollutant, particularly abundant in densely populated urban regions. Given its harmful impact on health and the environment, precise real-time monitoring of NO2 concentration is crucial, particularly for devising and executing risk mitigation strategies. However, achieving precise measurements of NO2 is challenging due to the need for expensive and cumbersome equipment. This has spurred...
-
Statistical Data Pre-Processing and Time Series Incorporation for High-Efficacy Calibration of Low-Cost NO2 Sensor Using Machine Learning
PublikacjaAir pollution stands as a significant modern-day challenge impacting life quality, the environment, and the economy. It comprises various pollutants like gases, particulate matter, biological molecules, and more, stemming from sources such as vehicle emissions, industrial operations, agriculture, and natural events. Nitrogen dioxide (NO2), among these harmful gases, is notably prevalent in densely populated urban regions. Given...
Rok 2023
-
Accurate Lightweight Calibration Methods for Mobile Low-Cost Particulate Matter Sensors
PublikacjaMonitoring air pollution is a critical step towards improving public health, particularly when it comes to identifying the primary air pollutants that can have an impact on human health. Among these pollutants, particulate matter (PM) with a diameter of up to 2.5 μ m (or PM2.5) is of particular concern, making it important to continuously and accurately monitor pollution related to PM. The emergence of mobile low-cost PM sensors...
-
Adaptive Wavelet-Based Correction of Non-Anechoic Antenna Measurements
PublikacjaNon-anechoic measurements represent an affordable alternative to evaluation of antenna performance in expensive, dedicated facilities. Due to interferences and noise from external sources of EM radiation, far-field results obtained in non-ideal conditions require additional post-processing. Conventional correction algorithms rely on manual tuning of parameters, which make them unsuitable for reliable testing of prototypes. In this...
-
An NO2 sensor based on WO3 thin films for automotive applications in the microwave frequency range
PublikacjaA microwave system dedicated to the detection of nitrogen dioxide in the harsh environment of the Norway highways is proposed. An optimized transmission line type of sensor coated with a tungsten trioxide thin film that changes its electrical properties under NO2 gas exposure is developed. The sensors' response (S) is given in °/GHz and it is calculated based on wideband measurements. The advantage of wideband measurements in comparison...
-
Automatic Correction of Non-Anechoic Antenna Measurements using Low-Pass Filters
PublikacjaPrototype measurements belong to key steps in the development of antenna structures. They are normally performed in expensive facilities, such as anechoic chambers (ACs). Alternatively, antenna performance can be extracted (at a low cost) in non-anechoic conditions upon appropriate post-processing. Unfortunately, existing correction algorithms are difficult to set up and prone to failure, which limits their practical usefulness....
Rok 2022
-
A Surrogate-Assisted Measurement Correction Method for Accurate and Low-Cost Monitoring of Particulate Matter Pollutants
PublikacjaAir pollution involves multiple health and economic challenges. Its accurate and low-cost monitoring is important for developing services dedicated to reduce the exposure of living beings to the pollution. Particulate matter (PM) measurement sensors belong to the key components that support operation of these systems. In this work, a modular, mobile Internet of Things sensor for PM measurements has been proposed. Due to a limited...
-
Real‐Time PPG Signal Conditioning with Long Short‐Term Memory (LSTM) Network for Wearable Devices
PublikacjaThis paper presents an algorithm for real‐time detection of the heart rate measured on a person’s wrist using a wearable device with a photoplethysmographic (PPG) sensor and accelerometer. The proposed algorithm consists of an appropriately trained LSTM network and the Time‐Domain Heart Rate (TDHR) algorithm for peak detection in the PPG waveform. The Long Short‐Term Memory (LSTM) network uses the signals from the accelerometer...
Rok 2021
-
Application of Open-Hardware-Based Solutions for Rapid Transition From Stationary to the Remote Teaching Model During Pandemic
PublikacjaWhile research indicates usefulness of remote laboratories in teaching of digital hardware systems, their main application is to complement stationary classes. This work presents a low-cost, scalable architecture that supports rapid transformation of teaching to a model based solely on remote access mechanisms. Background: Adaptation of online laboratory solutions from the literature to en-masse teaching of digital circuits is...
Rok 2020
-
Photoplethysmographic Time-Domain Heart Rate Measurement Algorithm for Resource-Constrained Wearable Devices and its Implementation
PublikacjaThis paper presents an algorithm for the measurement of the human heart rate, using photoplethysmography (PPG), i.e., the detection of the light at the skin surface. The signal from the PPG sensor is processed in time-domain; the peaks in the preprocessed and conditioned PPG waveform are detected by using a peak detection algorithm to find the heart rate in real time. Apart from the PPG sensor, the accelerometer is also used to...
-
Stress Monitoring System for Individuals with Autism Spectrum Disorders
PublikacjaIn this article, a stress monitoring system tailored for individuals with Autism Spectrum Disorders (ASD) and developed for the educational institution is presented. People with ASD face problems with effective stress management due to their high self-perceived levels of stress, poor ability to cope with it, and dificulties with the accurate detection of the source of stress. Consistently, being able to measure stress appears to...
Rok 2018
-
Certified Integrated Circuit Design Lab - obtaining the certificate and the benefits of having it
PublikacjaThis paper describes the process of establishing and maintaining a certified integrated circuit design lab. The advantages of having a certification for the lab are presented, and also how to obtain the certificate based on the example of Cadence Certified Lab at Gdansk University of Technology, Poland. Various integrated circuits designed at the lab are also briefly shown.
-
Support for Employees with ASD in the Workplace Using a Bluetooth Skin Resistance Sensor–A Preliminary Study
PublikacjaThe application of a Bluetooth skin resistance sensor in assisting people with Autism Spectrum Disorders (ASD), in their day-to-day work, is presented in this paper. The design and construction of the device are discussed. The authors have considered the best placement of the sensor, on the body, to gain the most accurate readings of user stress levels, under various conditions. Trial tests were performed on a group of sixteen...
Rok 2016
-
Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych
PublikacjaW artykule przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4x4 i 16x16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora...
-
Akcelerator predykcji wewnątrzramkowej H.264 do kompresji obrazu w sensorach wizyjnych
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator predykcji wewnątrzramkowej przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje predykcję typu „intra” dla makrobloków luminancji o wymiarach 4x4 i 16x16. Akcelerator wstępnie zaimplementowano w układzie FPGA, gdzie został on pomyślnie zweryfikowany, a następnie zaimplementowano go w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów...
-
Histogram of Oriented Gradients with Cell Average Brightness for Human Detection
PublikacjaA modification of the descriptor in a human detector using Histogram of Oriented Gradients (HOG) and Support Vector Machine (SVM) is presented. The proposed modification requires inserting the values of average cell brightness resulting in the increase of the descriptor length from 3780 to 3908 values, but it is easy to compute and instantly gives ≈ 25% improvement of the miss rate at 10‒4 False Positives Per Window (FPPW). The...
Rok 2015
-
Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowyakcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologiiUMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały...
-
Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzacjęi dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Zostałon pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały...
-
COMPARISON OF SYSTEM ON CHIP TECHNOLOGIES FOR SPACE APPLICATIONS
PublikacjaThe paper presents a review of technologies available for the implementation of digital and mixed signal systems, particularly the system on a chip (SoC) for space applications. The phenomena encountered in the space environment are briefly presented, together with the known solutions, regarding the design of complex electronic systems. The most important norms regarding single die integrated circuits designed for space are also...
-
Histogram of Gradients with Cell Average Intensity for Human Detection
PublikacjaThe modification of the descriptor in human detector using Histogram of Oriented Gradients and support vector machine is presented. The proposed modification requires inserting the average cell intensitiesresulting with the increase of the length of the descriptor from 3780 to 4200 values, but it is easy to compute and instantly gives 14-26% of miss rate improvement at 10^-4 False Positives Per Window (FPPW). The modification...
-
Multiple output differential OTA with linearizing bulk-driven active-error feedback loop for continuous-time filter applications
PublikacjaA CMOS circuit realization of a highly linear multiple-output differential operational transconductance amplifier (OTA) has been proposed. The presented approach exploits a differential pair as an input stage with both the gate and the bulk terminals as signal ports. For the proposed OTA, improved linearity is obtained by means of the active-error feedback loop operating at the bulk terminals of the input stage. SPICE simulations...
-
Transmission Protocol Simulation Framework For The Resource-Constrained Wireless Sensor Network
PublikacjaIn this paper a prototype framework for simulation of wireless sensor network and its protocols are presented. The framework simulates operation of a sensor network with data transmission, which enables simultaneous development of the sensor network software, its hardware and the protocols for wireless data transmission. An advantage of using the framework is converging simulation with the real software. Instead of creating...
-
Vision-based parking lot occupancy evaluation system using 2D separable discrete wavelet transform
PublikacjaA simple system for rough estimation of the occupancy of an ad-hoc organized parking lot is presented. A reasonably simple microprocessor hardware with a low resolution monochrome video camera observing the parking lot from the location high above the parking surface is capable of running the proposed 2-D separable discrete wavelet transform (DWT)-based algorithm, reporting the percentage of the observed parking area occupied by...
Rok 2014
-
Bulk linearized CMOS differential pair transconductor for continuous-time OTA-C filter design
PublikacjaIn this paper, the MOS differential pair driven simultaneously from gates and bulk terminals is described. An approximated analytical solution of the voltage to current transfer function has been found for the proposed circuit. Four possible combinations of gate and bulk connections of the input signal are presented. Basing on the configuration giving the best linearity, the operational transconductance amplifier (OTA) has been designed...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublikacjaW komunikacie przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu (motion estimation) przeznaczony dla enkodera wideo standardu H.264. Akcelerator został wstępnie zaimplementowany w układzie FPGA VIRTEX6-VLX365T, a następnie w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane pozytywnie, a szczegółowe wyniki symulacji i pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w...
-
Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264
PublikacjaW artykule przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu przeznaczony dla enkodera wideo standardu H.264. Akcelerator został zaimplementowany w technologii FPGA oraz w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane, a szczegółowe wyniki pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami. System został zoptymalizowany do współpracy z oprogramowaniem...
-
Transmission protocol simulation framework for the resource-constrained sensor network
PublikacjaIn this paper the simulation framework for simulation of the sensor network protocol is presented. The framework enables the simultaneous development of the sensor network software and the protocol for the wireless data transmission. The advantage of using the framework is the convergence of the simulation with the real software, because the same software is used in real sensor network nodes and in the simulation framework. The...
Rok 2013
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublikacjaThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublikacjaThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Hardware-Software Implementation of a Sensor Network for CityTraffic Monitoring Using the FPGA- and ASIC-Based Sensor Nodes
PublikacjaArtykuł opisuje prototypową sieć sensorową do monitorowania ruchu pojazdów w mieście. Węzły sieci sensorowej, wyposażone w kamerę o niskiej rozdzielczości, obserwują ulice i wykrywają poruszające się obiekty. Detekcja obiektów jest realizowana w oparciu o własny algorytm segmentacji obrazów, wykorzystujący podwójne odejmowanie tła, wykrywanie krawędzi i cieni, działający na dedykowanym systemie mikroelektronicznym typu ''System...
Rok 2012
-
FPGA-Based Real-Time Implementation of Detection Algorithm for Automatic Traffic Surveillance Sensor Network
PublikacjaArtykuł opisuje sprzętową implementację w układzie FPGA algorytmu wykrywającego pojazdy, przeznaczonego do zastosowania w autonomicznej sieci sensorowej. Zadaniem algorytmu jest detekcja poruszających się pojazdów w obrazie z kamery pracującej w czasie rzeczywistym. Algorytm ma na celu oszacowanie parametrów ruchu ulicznego, takich jak liczba pojazdów, ich kierunek ruchu i przybliżona prędkość, przy wykorzystaniu sprzętu sieci...
Rok 2011
-
FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
PublikacjaW artykule przedstawiono algorytm detekcji obrazu oraz jego realizację sprzętową w technikach FPGA i ASIC. Algorytm ten dedykowany jest do detekcji ruchu pojazdów i jest realizowany w czasie rzeczywistym. Użyto pojedynczą, umieszczoną na stałe kamerę monochromatyczną o niskiej rozdzielczości. Wykonywane są również operacje eliminacji cieni i rozjaśnień obrazu. Nachodzenie obiektów na siebie nie jest brane pod uwagę. Realizacja...
Rok 2010
-
Hardware realization of shadow detection algorithm in FPGA
PublikacjaW referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za pomocą języka VHDL zrealizowano system detekcji cieni wykorzystujący opracowany algorytm i zaimplementowano go w układzie Virtex-4. Został...
-
Sprzętowo - programowa analiza obrazu otrzymanego z detektora obiektów ruchomych
PublikacjaW artykule przedstawiono budowę wewnętrzną oraz zasadę działania sprzętowo - programowego bloku realizującego analizę danych z obrazowego detektora ruchu. System zrealizowano za pomocą 2 identycznych procesorów 8-bitowych pracujących synchronicznie, jednego 32-bitowego procesora typu BA12 [4] oraz zestawu tablic pamięci. Algorytm analizy obrazu jest dwuetapowy. W pierwszym etapie następuje transformacja geometryczna umoŜliwiająca...
Rok 2008
-
an intelligent image processing sensor - the algorithm and the hardware implementation
PublikacjaW artykule przedstawiono algorytm przeznaczony do rozpoznawania obiektów ruchomych w obrazie do celu analizy ruchu pojazdów. Algorytm został zrealizowany w układzie FPGA.Ang.: This paper describes the idea and theimplementation of the robust algorithm dedicated toextraction of moving vehicles from real-time cameraimages for the evaluation of traffic parameters, suchas the number of vehicles, their direction of movementand their...
-
Multi-core processing system for real-time image processing in embedded computer vision applications
PublikacjaW artykule opisano architekturę wielordzeniowego programowalnego systemu do przetwarzania obrazów w czasie rzeczywistym. Dane obrazu są przetwarzane równocześnie przez wszystkie procesory. System umożliwia niskopoziomowe przetwarzanie obrazów,np. odejmowanie tła, wykrywanie obiektów ruchomych, transformacje geometryczne, indeksowanie wykrytych obiektów, ocena ich kształtu oraz podstawowa analiza trajektorii ruchu. Ang:This paper...
Rok 2007
-
Algorytm detekcji obiektów ruchomych metodą odejmowania tła dla sprzętowej relizcji w sieci sensorowej.
PublikacjaW artykule opisano algorytm detekcji obiektów ruchomych, nadający się do implementcji sprzętowej i przeznaczony do monitorownia pojazdów uczestniczących w ruchu ulicznym, obserwowanych przez stacjonarną kamerę niskiej rozdzielczości. Algorytm przewidziany jest do zastosownia w sieciach sensorowych.
-
COMPARISON OF SOFTWARE AND HARDWARE REALIZATION OF AES CRYPTOGRAPHIC ALGORITHM
PublikacjaIn this paper hardware and software realization of direct and inverse AES cryptographic algorithm is presented. Both implementations were made using the Virtex-II FPGA and were practically tested. As the criteria of comparison, the resource utilization, achieved performance and power dissipation were chosen. Hardware realization increases throughput of conversion about 190 times over software implementation and decreases the energy...
Rok 2006
-
Sprzętowa i programowa realizacja algorytmu szyfrującego AES = Hardware and software implementation of AES algorithm
PublikacjaW artykule przedstawiono sprzętową i programową realizację algorytmu szyfrującego i deszyfrującego AES. Obydwie implementacje zostały zrealizowane z wykorzystaniem platformy Virtex-II i praktycznie zweryfikowane. Jako kryteria do porównania wybrano: zużycie zasobów, przepustowość i zużycie mocy. Wersja sprzętowa charakteryzuje się 190-krotnie większą przepustowością, 80-krotnie mniejszym zużyciem energii na przetworzenie jednego...
Rok 2005
-
Hardware cryptography coprocessor for system on chip soft processor
PublikacjaW artykule przedstawiono realizację sprzętową i programową szyfrującejo i deszyfrującego algorytmu AES.Obydwie implementacje zostały zralizowane z wykorzystaniem układu Virtex II i przetestowane. Jako kryterium porónawcze wybrano zużycie zasobów układu oraz wydajność. Realizacja sprzętowa wykonuje operację szyfrowania 2 dekady szybcie niż wersja programowa, ale wymaga pięciokrotnie więcej zasobówIn this paper hardware and software...
-
Implementation of AES cryptography alghoritm in FPGA
PublikacjaW artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również...
Rok 2003
-
Analog filter design system for field programmable analog array.
PublikacjaObiektowy system do automatycznego projektowania filtrów kaskadowych i symetrycznych filtrów FLF z wykorzystaniem wzmacniaczy transkonuktancyjnych OTACi bloków bikwadratowych z optymalizacją zakresu dynamiki, zniekształceń i wrażliwości. System umożliwia realizację standardowych aproksymacji charakterystyk amplitudowych oraz dowolnie zdefiniowanych przez użytkownika.
-
Programowalna macierz analogowa CMOS
PublikacjaOpisano programowalny wzmacniacz transkonduktancyjny oraz konfigurowalny blok analogowy CAB (Configurable Analog Block) składający się ze wzmacniacza transkonduktacyjnego, kluczy sygnałowych oraz programowalnego kondensatora.
Rok 2002
-
A field programmable analog array for CMOS continuous-time OTA-C filter applications
PublikacjaW artykule opisano programowalny wzmacniacz transkonduktancyjny oraz konfigurowalny blok analogowy CAB składający się ze wzmacniacza transkonduktancyjnego, kluczy oraz programowalnego kondensatora. Z bloków CAB można zbudować uniwersalne, programowalne filtry. Wzmacniacz transkondukancyjny został przesymulowany oraz wykonany w technologii CMOS. Wyniki pomiarów pokazują, że transkonduktancja wzmacniacza może być przestrajana ponad...
-
Obiektowy system do wspomagania projektowania filtrów analogowych CMOS.** 2001, 89 s., 66 rys. 17 tab. bibliogr. 103 poz. maszyn. Rozprawa doktorska (2002.02.26), Wydz. ETI, P. Gdań. Promotor:prof. dr.hab.inż. Michał Białko.
Publikacja.
-
Programmable CMOS operational transconductance amplifier OTA
PublikacjaW pracy przedstawiono ulepszoną wersję programowalnego wzmacniacza transkonduktacyjnego o szerokim paśmie przepustowym. Zaprojektowany wzmacniacz został przesymulowany komputerowo oraz wyprodukowany w technologii CMOS. Wyniki wskazują na ponad 450 krotną możliwość zmiany współczynnika transkonduktancji oraz 3dB pasmo częstotliwościowe leżące powyżej 300MHz. Przedstawiono również zastosowanie wzmacniacza OTA w analogowej tablicy...
wyświetlono 1908 razy