An Ultra-Low-Energy Analog Comparator for A/D Converters in CMOS Image Sensors - Publikacja - MOST Wiedzy

Twoje konto

zaloguj

Wyszukiwarka

An Ultra-Low-Energy Analog Comparator for A/D Converters in CMOS Image Sensors

Abstrakt

This paper proposes a new solution of an ultra-low-energy analog comparator, dedicated to slope analog-to-digital converters (ADC), particularly suited for CMOS image sensors (CISs) featuring a large number of ADCs. For massively parallel imaging arrays, this number may be as high as tens-hundreds of thousands ADCs. As each ADC includes an analog comparator, the number of these comparators in CIS is always high. Detailed analysis shows that power dissipation of a comparator contributes significantly to a total power consumption of an ADC. Thus, minimization of the comparator energy consumption during the analog-to-digital (A/D) conversion of an image frame is crucial for design of CMOS image sensors. Compared to classical dynamic or continuous-time comparators operating in the slope ADC, under the same bias conditions, the proposed comparator shows a 2–3 orders of magnitude reduction of the power consumption. In addition, the proposed topology shows a simple and compact layout and does not require a power-down mechanism. The circuit has been simulated in detail for a 0.18-μm CMOS technology under two different power supply voltages of 1.8 and 1 V. While implemented in a 12-bit slope ADC of a massively parallel CIS, operating at a speed 1000 fps, the energy required for A/D conversion is 0.5 pJ.

Cytowania

  • 8

    CrossRef

  • 0

    Web of Science

  • 8

    Scopus

Autor (1)

Cytuj jako

Pełna treść

pobierz publikację
pobrano 81 razy
Wersja publikacji
Accepted albo Published Version
Licencja
Creative Commons: CC-BY otwiera się w nowej karcie

Słowa kluczowe

Informacje szczegółowe

Kategoria:
Publikacja w czasopiśmie
Typ:
artykuł w czasopiśmie wyróżnionym w JCR
Opublikowano w:
CIRCUITS SYSTEMS AND SIGNAL PROCESSING nr 36, wydanie 12, strony 4829 - 4843,
ISSN: 0278-081X
Język:
angielski
Rok wydania:
2017
Opis bibliograficzny:
Jendernalik W.: An Ultra-Low-Energy Analog Comparator for A/D Converters in CMOS Image Sensors// CIRCUITS SYSTEMS AND SIGNAL PROCESSING. -Vol. 36, iss. 12 (2017), s.4829-4843
DOI:
Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.1007/s00034-017-0630-6
Bibliografia: test
  1. P.E. Allen, D.R. Holberg, CMOS Analog Circuits Design. Chapter 8: Comparators (Oxford University Press, USA, 2002) otwiera się w nowej karcie
  2. S.J. Carey, A. Lopich, D.R.W. Barr, B. Wang, P. Dudek, A 100,000 fps Vision Sensor with Embedded 535GOPS/W 256x256 SIMD processor array, in VLSI Circuits Symposium 2013 Kyoto (2013), pp. C182-C183 otwiera się w nowej karcie
  3. T.B. Cho, P.R. Gray, A 10b, 20Msamples/s, 35mW pipeline A/D converter. IEEE J. Solid-State Circuits 30, 166-172 (1995) otwiera się w nowej karcie
  4. A.L. Coban, P.E. Allen, A 1.5 V 1.0 mW audio modulator with 98 dB dynamic range, in Digest of Technical Papers IEEE Int. Solid-State Circuits Conference (ISSCC) (1999), pp. 50-51 otwiera się w nowej karcie
  5. Z. Ignjatovic, D. Maricic, M.F. Bocko, Low power, high dynamic range CMOS image sensor employing pixel-level oversampling analog-to-digital conversion. IEEE Sens. J. 12, 737-746 (2012) otwiera się w nowej karcie
  6. W. Jendernalik, On analog comparators for CMOS digital pixel applications. A comparative study. Bull. Pol. Acad. Sci. Tech. Sci. 64, 271-278 (2016) otwiera się w nowej karcie
  7. W. Jendernalik, G. Blakiewicz, J. Jakusz, S. Szczepański, R. Piotrowski, An analog sub-miliwatt CMOS image sensor with pixel level convolution processing. IEEE Trans. Circuits Syst. I Reg. Papers 60, 279-289 (2013) otwiera się w nowej karcie
  8. W. Jendernalik, G. Blakiewicz, A. Handkiewicz, M. Melosik, Analogue CMOS ASICs in image pro- cessing systems. Metrol. Meas. Syst. 20, 613-622 (2013) otwiera się w nowej karcie
  9. W. Jendernalik, J. Jakusz, G. Blakiewicz, R. Piotrowski, S. Szczepański, CMOS realisation of analogue processor for early vision processing. Bull. Pol. Acad. Sci. Tech. Sci. 59, 141-147 (2011) otwiera się w nowej karcie
  10. J.B. Kim, S.K. Hong, O.K. Kwon, A low-power CMOS image sensor with area-efficient 14-bit two- step SA ADCs using pseudomultiple sampling method. IEEE Trans. Circuits Syst. II Express Briefs 62, 451-455 (2015) otwiera się w nowej karcie
  11. A. Kitchen, A. Bermak, A. Bouzerdoum, A digital pixel sensor array with programmable dynamic range. IEEE Trans. Electron Devices 52, 2591-2601 (2005) otwiera się w nowej karcie
  12. S. Kleinfelder, S.H. Lim, X.Q. Liu, A. El Gamal, A 10000 frames/s CMOS digital pixel sensor. IEEE J. Solid-State Circuits 36, 2049-2059 (2001) otwiera się w nowej karcie
  13. M. Kłosowski, W. Jendernalik, J. Jakusz, G. Blakiewicz, S. Szczepański, A CMOS pixel with embedded ADC, digital CDS and gain correction capability for massively parallel imaging array. IEEE Trans. Circuits Syst. I Reg. Papers 64, 38-49 (2017) otwiera się w nowej karcie
  14. K.R. Laker, W.M.C. Sansen, Design of Analog Integrated Circuits and Systems (McGraw-Hill, New York, 1994)
  15. A. Lopich, P. Dudek, A SIMD cellular processor array vision chip with asynchronous processing capabilities. IEEE Trans. Circuits Syst. I RegUL. Pap. 58, 2420-2431 (2011) otwiera się w nowej karcie
  16. S. Okura et al., A 3.7 M-pixel 1300-fps CMOS image sensor with 5.0 G-Pixel/s high-speed readout circuit. IEEE J. Solid-State Circuits 50, 1016-1024 (2015) otwiera się w nowej karcie
  17. C. Shi, J. Yang, Y. Han, Z. Cao, Q. Qin, L. Liu, N.J. Wu, Z. Wang, A 1000 fps vision chip based on a dynamically reconfigurable hybrid architecture comprising a PE array processor and self-organizing map neural network. IEEE J. Solid-State Circuits 49, 2067-2082 (2014) otwiera się w nowej karcie
  18. M. Suárez, V.M. Brea, J. Fernández-Berni et al., Low-power CMOS vision sensor for Gaussian pyramid extraction. IEEE J. Solid-State Circuits 52, 483-495 (2017) otwiera się w nowej karcie
  19. I. Takayanagi, CMOS Image Sensors, in Image Sensors and Signal Processing for Digital Still Cameras, ed. by J. Nakamura (Taylor & Francis Group, Boca Raton, 2006), pp. 143-178 otwiera się w nowej karcie
  20. T. Toyama, K. Mishina, H. Tsuchiya, et al.: A 17.7Mpixel 120fps CMOS image sensor with 34.8Gb/s readout, in Digest of Technical Papers IEEE Int. Solid-State Circuits Conference (ISSCC) (2011), pp. 20-24 otwiera się w nowej karcie
  21. D.X.D. Yang, A. El Gamal, B. Fowler, H. Tian, A 640x512 CMOS image sensor with ultrawide dynamic range floating-point pixel-level ADC. IEEE J. Solid-State Circuits 34, 1821-1834 (1999) otwiera się w nowej karcie
  22. S. Yoshihara, Y. Nitta, M. Kikuchi et al., A 1/1.8-inch 6.4 MPixel 60 frames/s CMOS image sensor with seamless mode change. IEEE J. Solid-State Circuits 41, 2998-3006 (2006) otwiera się w nowej karcie
Weryfikacja:
Politechnika Gdańska

wyświetlono 91 razy

Publikacje, które mogą cię zainteresować

Hybrid‐mode single‐slope ADC with improved linearity and reduced conversion time for CMOS image sensors

2020

Single-Slope ADC With Embedded Convolution Filter for Global-Shutter CMOS Image Sensors

2023

In-ADC, Rank-Order Filter for Digital Pixel Sensors

2024

A CMOS Pixel With Embedded ADC, Digital CDS and Gain Correction Capability for Massively Parallel Imaging Array

2017
Meta Tagi