Wyszukiwarka
Abstrakt
The architecture concept of a high-speed low-power analogue vision chip, which performs low-level real-time image algorithms ispresented. The proof-of-concept prototype vision chip containing 32 × 32 photosensor array and 32 analogue processors is fabricated usinga 0.35 μm CMOS technology. The prototype can be configured to register and process images with very high speed, reaching 2000 framesper second, or achieve very low power consumption, several μW. Finally, the experimental results are presented and discussed.
Cytowania
-
7
CrossRef
-
0
Web of Science
-
1 6
Scopus
Autorzy (4)
Cytuj jako
Pełna treść
pobierz publikację
pobrano 11 razy
- Wersja publikacji
- Accepted albo Published Version
- DOI:
- Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.2478/v10175-011-0018-x
- Licencja
-
otwiera się w nowej karcie
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuł w czasopiśmie wyróżnionym w JCR
- Opublikowano w:
-
Bulletin of the Polish Academy of Sciences-Technical Sciences
nr 59,
strony 141 - 147,
ISSN: 0239-7528 - Język:
- angielski
- Rok wydania:
- 2011
- Opis bibliograficzny:
- Jendernalik W., Jakusz J., Blakiewicz G., Piotrowski R. P.: CMOS realisation of analogue processor for early vision processing// Bulletin of the Polish Academy of Sciences-Technical Sciences. -Vol. 59, iss. nr 2 (2011), s.141-147
- DOI:
- Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.2478/v10175-011-0018-x
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 104 razy
Publikacje, które mogą cię zainteresować
Analogue CMOS ASICs in Image Processing Systems
- W. Jendernalik,
- G. Blakiewicz,
- A. Handkiewicz
- + 1 autorów
2013