XVIII Seminarium ZASTOSOWANIE KOMPUTERÓW W NAUCE I TECHNICE' 2008 Oddział Gdański PTETiS Referat nr 14

OGRANICZENIA WIRTUALNEGO MIERNIKA RLC ZREALIZOWANEGO NA UKŁADZIE AD5933

Jerzy HOJA¹, Marek KIWILSZO²

- 1. Politechnika Gdańska, ul. G. Narutowicza 11/12, 80-952 Gdańsk tel: 058 347 1487 fax: 058 347 2255 e-mail: hoja@eti.pg.gda.pl
- 2. Kongsberg Devotek AS, Dyrmyrgata 47, NO-3604 Kongsberg tel: +47 982 58 455 fax: +47 327 68 911 e-mail: mk@devotek.com

Streszczenie: W artykule przedstawiono wirtualny miernik elementów RLC, zrealizowany w oparciu o mikrosystem AD5933. Mikrosystem wyznacza parametry impedancyjne elementów mierzonych, wykorzystując CPS do obliczenia składowych ortogonalnych sygnałów pomiarowych. Przeprowadzone badania mikrosystemu, w konfiguracji zalecanej przez producenta, wykazały niekorzystny wpływ jego rezystancji wyjściowej na błąd pomiaru impedancji. Dlatego opracowano i zrealizowano miernik oparty na dwóch układach AD5933 eliminujący cykl kalibracyjny i ograniczający wpływ rezystancji wyjściowej.

Słowa kluczowe: pomiar impedancji, pomiary elementów RLC, cyfrowe przetwarzanie sygnału.

1. WPROWADZENIE

Współczesne przyrządy pomiarowe bardzo często są realizowane w formie przyrządów wirtualnych, zwłaszcza najnowsze konstrukcje mierników impedancji. Ten trend jest wynikiem obecnego kierunku rozwoju metod pomiaru impedancji, opartego na technice cyfrowego przetwarzania sygnałów (CPS) [1-2]. Do wyznaczania składowych ortogonalnych sygnałów pomiarowych: prądu i napięcia na mierzonej impedancji Z_x , wykorzystuje się dyskretną transformację Fouriera (DFT). Zastąpienie konwencjonalnej detekcji fazoczułej, techniką CPS pozwala na skrócenie czasu pomiaru oraz zmniejszenie kosztów sprzętowych.

Pojawienie się na rynku układu AD5933 firmy Analog Devices, który jest mikrosystemem jednoukładowym (SoC -System on a Chip) do pomiaru impedancji, skłoniło autorów do opracowania taniego miernika RLC w formie przyrządu wirtualnego. Założono, że miernik umożliwi pomiar parametrów elementów RLC w szeregowym i równoległym układzie zastępczym na wybranej częstotliwości pomiarowej z przedziału 10 Hz ÷ 100 kHz. Będzie konkurencyjny w stosunku do przenośnych przyrządów (np. typu Metex), które pozwalają na pomiar tylko pojemności, metodą stałoprądową lub na jednej częstotliwości 1 kHz. Analiza i badania zrealizowanego modelu laboratoryjnego przyrządu, pozwoliły autorom sformułować ograniczenia wynikające z zastosowania układu AD5933, które zostaną przedstawione w artykule oraz zaproponować nowe rozwiazanie miernika eliminujące główne wady AD5933.

2. ZASADA POMIARU I ARCHITEKTURA WIRTUALNEGO MIERNIKA RLC

Obecnie, powszechnie stosowane metody pomiaru impedancji, implementują algorytmy CPS do obróbki skwantowanych sygnałów i obliczają parametry impedancyjne mierzonego elementu. Do ich realizacji wymagane jest pobudzenie mierzonego dwójnika Z_x przebiegiem harmonicznym, następnie wydzielenie dwóch sygnałów: u_i i u_u , proporcjonalnych do prądu i_x i napięcia u_x na Z_x , a na koniec obliczenie ich składowych ortogonalnych za pomocą DFT. Algorytm wyznaczania parametrów elementów RLC przedstawiono na rysunku 1.



Rys. 1. Algorytm pomiaru parametrów impedancyjnych metodą wykorzystującą DFT

Znając widma poszczególnych sygnałów [3] możemy przeprowadzić obliczenia ich modułów i faz. W ostatnim etapie wyznaczana jest z definicji impedancja Z_x :

$$|Z_{x}| = \frac{|U_{u}[l]|}{|U_{i}[l]|} R_{z} \qquad \phi_{Z_{x}} = \phi_{u}[l] - \phi_{i}[l]$$
(1)

gdzie: R_z – rezystancja zakresowa przetwornika i_x na napięcie u_i .

Z zależności (1) obliczane są parametry elementów RLC dla równoległego (C_p , L_p , G_p) i szeregowego (C_s , L_s , R_s) układu zastępczego badanego dwójnika.



Rys. 2. Schemat blokowy wirtualnego miernika RLC

Biorąc pod uwagę układ aplikacyjny AD5933 [4] zalecany przez producenta, zaprojektowano wirtualny miernik RLC, którego architektura jest przedstawiana na rysunku 2. Moduł pomiarowy jest zrealizowany z wykorzystaniem układu SoC, którego uproszczony schemat blokowy pokazano na rysunku 3. Zawiera on zarówno bloki analogowe, jak i cyfrowe niezbędne do realizacji pomiaru impedancji metodą wykorzystującą technikę CPS. SoC wyposażony jest w interfejs I²C za pomocą którego odbywa się sterowanie rejestrów wewnętrznych mikrosystemu. W układzie znajduje się generator przebiegu sinusoidalnego, pracujący w oparciu o metodę DDS (27 bitowy rdzeń DDS, przetwornik c/a, wzmacniacz A1 o programowanym wzmocnieniu i rezystancji wyjściowej Ro) oraz tor składowych wyznaczania ortogonalnych sygnału pomiarowego. W przedstawionej konfiguracji prąd płynący przez mierzoną Z_x jest przetwarzany na sygnał napięciowy w przetworniku prąd/napięcie zrealizowanym na wzmacniaczu A_2 z programowanym rezystorem zakresowym R_z . Następnie sygnał jest podawany na filtr dolnoprzepustowy (antyaliasingowy) i próbkowany W 12-bitowym przetworniku a/c. Wyznaczanie składowych: rzeczywistej i urojonej z sygnału, z zebranych próbek, jest realizowane w module DFT nie zaznaczonym na rysunku 3.

Układ AD5933 ma możliwość wyboru źródła sygnału zegarowego, może pracować z wewnętrznym (oscylator RC o $f_c = 16,67$ MHz) lub zewnętrznym. Ponieważ od f_c zależy przedział generowanych częstotliwości pomiarowych, zastosowano zewnętrzny zegar z programowanym dzielnikiem częstotliwości. Programowanie częstotliwości zegara i rezystora zakresowego R_z jest realizowane za pomocą mikrokontrolera (rys. 2), który steruje również magistralą I²C. Do komunikacji mikrokontrolera z komputerem wykorzystano moduł konwertera RS232/USB.

Układ AD5933 posiada tylko tor pomiaru prądu, a przytoczona powyżej metoda zakłada, że znane jest również napięcie na impedancji mierzonej. Dlatego producent przewiduje dwa pomiary: kalibracyjny i właściwy.



Rys. 3. Uproszczony schemat blokowy mikrosystemu AD5933

W czasie pomiaru kalibracyjnego (do zacisków miernika dołączona jest rezystancja wzorcowa R_{wz}) wyznaczana jest wartość napięcia wyjściowego U_o poprzez pomiar prądu płynącego przez rezystor R_{wz} . Następnie zakładając, że amplituda napięcia U_o nie ulega zmianie, realizowany jest pomiar prądu i_x płynącego przez mierzoną Z_x . W pierwszym etapie (kalibracyjnym), napięcie próbkowane w przetworniku a/c i poddane transformacji DFT jest wyrażone zależnością:

$$U_{kal} = -\frac{R_z}{R_{wz}} U_o H(f)$$
⁽²⁾

gdzie: H(t) – transmitancja filtru dolnoprzepustowego

natomiast w drugim kroku (pomiar właściwy):

$$U_{wl} = -\frac{R_z}{Z_x} U_o H(f)$$
(3)

Zatem wyznaczając z równania (2) U_0 i podstawiając do (3) możemy wyznaczyć mierzoną impedancję:

$$Z_x = R_{wz} \frac{U_{kal}}{U_{wl}} \tag{4}$$

Pomiar kalibracyjny uwzględnia wzmocnienie kompletnego toru pomiarowego, dzięki temu, nie jest konieczna znajomość wzmocnienia poszczególnych bloków wchodzących w skład toru. Niestety oznacza to, konieczność kalibracji dla każdej częstotliwości pomiarowej i rezystancji zakresowej.

3. OGRANICZENIA UKŁADU AD5933

Przewidziany przez producenta algorytm pomiarowy zakłada, że amplituda napięcia wyjściowego układu U_o jest stała. Wartość tego napięcia wyznaczana jest w etapie kalibracji, a właściwy pomiar polega jedynie na pomiarze prądu płynącego przez badaną Z_x . Analiza obwodu wyjściowego AD5933 i badania zrealizowanego modelu miernika wykazały, że amplituda U_o nie jest stała i zmienia się wraz z mierzoną impedancją. Niekorzystne zjawisko jest spowodowane zmiana rezystancji wyjściowej układu R_o . Wartość R_o jest różna dla każdego egzemplarza układu AD5933 (nr 1 i nr 2) i zmienia się wraz z prądem obciążenia (mierzoną R_x) (rys. 4).



Rys. 4. Względna zmiana rezystancji wyjściowej w funkcji obciążenia (dla nominalnej R_0 = 200 Ω)

Obliczając mierzona impedancję zgodnie z zależnością (4) popełniamy błąd, tym większy im bardziej moduł $|Z_x|$ różni się od rezystancji R_{wz} , dla której dokonano kalibracji. Przedstawione zmiany rezystancji wyjściowej (rys. 4) powodują, że błąd pomiaru modułu $|Z_x|$ wzrasta do kilkadziesiąt procent na końcu zakresu pomiarowego.

Wszystkie bloki cyfrowe oraz przetworniki c/a i a/c układu AD5933 są taktowane ze wspólnego źródła zegarowego f_c . Dlatego istotna jest informacja w jaki sposób częstotliwość f_c decyduje o siatce częstotliwości generatora sygnału pomiarowego i dla których częstotliwości nie występuje przeciek widma przy wyznaczaniu DFT.

Częstotliwość sygnału pomiarowego f_{pom} , generowanego metodą DDS, jest określona zależnością:

$$f_{pom} = \frac{f_c}{4 \cdot 2^{27}} M \tag{5}$$

gdzie: *M* jest 24 bitowa liczbą całkowitą (1,2,...16777215)

Dla sygnałów harmonicznych przeciek nie ma miejsca (w widmie istnieje tylko 1 prążek), gdy zbieramy próbki w całkowitej liczbie okresów L sygnału pomiarowego, co wyraża się równaniem:

$$N f_{pom} = L f_s \tag{6}$$

gdzie: N – liczba rejestrowanych próbek

 $f_{\rm s}$ – częstotliwość próbkowania przetwornika a/c

W układzie AD5933 N = 1024, natomiast $f_s = f_c/16$, stąd z równania (5) i (6) otrzymujemy: $L = M/2^{15}$. Aby uniknąć przecieku, *L* musi być liczbą całkowitą. Jak widać, wartość f_c zegara nie ma znaczenia, ważna jest jedynie wartość *M*.

Przeprowadzono badanie wpływu przecieku na błąd pomiaru impedancji. Dla ustalonej częstotliwości zegara ($f_c = 6,4$ MHz) zmieniano częstotliwość pomiarową (programując *M*), a więc tym samym liczbę próbkowanych okresów (rys. 5). Wyraźnie widać, że dla całkowitej liczby okresów (np. L = 4), błąd jest najmniejszy, a w przypadku gdy *L* jest dokładnie w połowie pomiędzy dwoma wartościami całkowitymi (np. L = 3,5) błąd spowodowany przeciekiem jest największy (pomiar rezystancji na początku 10 kΩ i na końcu zakresu 100 kΩ).



Rys. 5. Błąd względny pomiaru modułu impedancji

Ponadto można zauważyć, że wraz ze wzrostem liczby okresów, wpływ próbek zarejestrowanych w niepełnym okresie, na błąd pomiaru jest coraz mniejszy. Aby całkowicie wyeliminować wpływ przecieków trzeba spełnić (6). Jednakże w takim wypadku, dla ustalonego zegara f_c , wykorzystanych zostałoby zaledwie 511 częstotliwości sygnału pomiarowego z pośród ponad 16 milionów możliwych do uzyskania.

Istnieją jeszcze inne ograniczenia układu AD5933 do których można zaliczyć:

- ograniczone pasmo toru pomiarowego do 100 kHz,
- rozdzielczość 12-bitowego przetwornika a/c,
- parametry stałoprądowe wzmacniacza operacyjnego realizującego przetwornik prąd/napięcie, ograniczające maksymalną wartość impedancji mierzonej do 10 MΩ.

Niewątpliwą zaletą układu AD5933 jest to, że integruje w sobie większość niezbędnych bloków do pomiaru impedancji. Jednakże, jak pokazano powyżej, w konfiguracji zalecanej przez producenta, posiada szereg wad, które ograniczają jego praktyczne wykorzystanie.

4. NOWE ROZWIĄZANIE MIERNIKA RLC

Główną wadą rozwiązania bazującego na jednym układzie AD5933 jest możliwość pomiaru jedynie prądu płynącego przez mierzoną impedancję Z_x i wpływ zmian rezystancji wyjściowej układu na błąd pomiaru. Znane z literatury [5] rozwiązanie eliminujące wpływ rezystancji R_0 przez zastosowanie źródła prądowego nie jest propozycją uniwersalną. Zaproponowany układ może być stosowany tylko w pomiarze impedancji w wąskim przedziale wartości, nie wymagającym zmiany zakresu. W przypadku pomiaru parametrów elementów RLC, w szerokim zakresie wartości, optymalnym rozwiązaniem jest jednoczesny pomiar prądu i napięcia (w układzie czterozaciskowym), które dodatkowo eliminuje cykl kalibracyjny. W tym celu zastosowano dodatkowy układ AD5933 do pomiaru napięcia. Schemat blokowy modułu pomiarowego przedstawiono na rysunku 6. Można w nim wyróżnić tor pobudzenia oraz dwa tory pomiaru prądu i napięcia. Zadaniem rozbudowanego toru pobudzenia jest odseparowanie generatora układu nr 1 od Z_x $(za pomoca wtórnika W_1)$ oraz przeciwdziałanie różniczkowaniu zboczy sygnału schodkowego aproksymującego przebieg sinusoidalny (wykorzystując programowany rezystor $R_{\rm w}$).

W skład toru pomiaru napięcia wchodzi wzmacniacz różnicowy (W_2) o wzmocnieniu 1 i układ nr 1 wyznaczający

DFT napięcia u_x . Pomiar prądu i_x realizuje przetwornik prąd/napięcie (W₃) i układ nr 2. Wzmacniacze A₂ (rys. 3) w obu układach AD5933 przez dodanie zewnętrznych rezystorów 1 k Ω , pracują ze wzmocnieniem – 1. Dla zaproponowanej konfiguracji miernika mierzona impedancja jest wyznaczana z definicji na podstawie zależności (1).



Rys. 6. Moduł pomiarowy miernika RLC zbudowanego na dwóch układach AD5933

Kolejnym ważnym zagadnieniem do rozwiązania, był odpowiedni dobór częstotliwości sygnału zegarowego. Projektujac zakresy generowanych czestotliwości pomiarowych, konieczne jest uwzględnienie błędów wnoszonych przez: zjawisko przecieku i dokładność sygnału harmonicznego aproksymacji przebiegiem schodkowym. Z przeprowadzonej analizy wynika, że wraz ze wzrostem liczby rejestrowanych okresów sygnału pomiarowego, błąd powodowany zjawiskiem przecieku maleje. Dlatego naturalnym byłoby dążenie do zwiększenia liczby próbkowanych okresów sygnału pomiarowego L. Jednakże ze wzrostem L, pogarsza się jakość odwzorowania generowanego sygnału pomiarowego, gdyż składa się on z coraz mniejszej liczby próbek. Wysoki współczynnik THD również prowadzi do błędów pomiarowych. Potrzebny jest zatem kompromis między liczbą zarejestrowanych okresów, a jakością jego kształtu. W praktyce, już powyżej 8 okresów wpływ przecieku jest mały, a jakość odwzorowania sinusa jest zadawalająca, gdy złożona jest z przynajmniej 64 próbek w okresie. Parametry te wyznaczyły zakresy generowanych częstotliwości pomiarowych dla 5 częstotliwości zegara, pokrywające założony przedział 10 Hz ÷ 100 kHz.

Ocenę dokładności zmodyfikowanego miernika przeprowadzono na podstawie pomiarów wzorcowych rezystorów i kondensatorów (E4980A f-my Agilent). Przykładowy błąd pomiaru pojemności przedstawiono na rysunku 7. Dla częstotliwości do 10 kHz i gdy $|Z_x| \le 100 \text{ k}\Omega$ błąd nie przekracza 2%. Wzrost błędów dla częstotliwości f_{pom} > 10 kHz i impedancji o dużym module jest

spowodowany pojemnościami pasożytniczymi w obwodzie wejściowym miernika.



Rys. 7. Błąd względny pomiaru pojemności dla $f_{\rm pom}$: 100 Hz, 1 kHz, 10 kHz, 50 kHz

5. WNIOSKI KOŃCOWE

Wykorzystanie dwóch układów AD5933 pozwoliło zrealizować model wirtualnego miernika RLC sterowanego i zasilanego z USB komputera PC. Jest to konkurencyjne rozwiązanie w stosunku do popularnych mierników pojemności, ze względy na uzyskane parametry i cenę. Przyjęta realizacja w formie przyrządu wirtualnego umożliwia konstrukcję różnych wersji opracowanego miernika: od najprostszego do pomiaru tylko pojemności i indukcyjności, przez przyrządy wyznaczające komplet parametrów impedancyjnych elementów RLC, do dedykowanych, na przykład przeznaczonych do współpracy z czujnikami pojemnościowymi lub indukcyjnymi.

6. **BIBLIOGRAFIA**

- 1. Angrisani L., and al.: A Digital Signal-Processing Instrument for Impedance Measurement, IEEE TIM Vol. 45, No. 6, 1996, pp. 930-934, ISSN 0018-9456.
- Hoja J., Lentka G.: Ograniczenia wirtualnego miernika impedancji opartego na karcie akwizycji danych, Pomiary Automatyka Kontrola Nr 9, Vol. 53, 2007, s. 661-664, ISSN 0032-4140.
- 3. Zieliński T. P.: Cyfrowe przetwarzanie sygnałów WKŁ Warszawa 2005, s. 832, ISBN 978-83-206-1640-8.
- 4. Application Note AD5933 (Rev.0): 1 MSPS, 12-Bit Impedance Converter, Analog Devices 2005.
- 5. Brennan S.: Measuring a Loudspeaker impedance Profile Using the AD5933, Application Note AN-843 Analog Devices 2007.

THE LIMITATIONS OF VIRTUAL RLC METER BASED ON AD5933 CIRCUIT

Keywords: impedance measurement, RLC measurement, digital signal processing.

This paper presents virtual RLC meter based on AD5933 system. System measures impedance parameters of measured circuit using digital signal processing algorithms for calculating orthogonal components of measurement signals. Tests led in application suggested by manufacturer showed influence of its output resistance on impedance measurement accuracy. To avoid mentioned deficiencies we designed and built meted based on two AD5933 circuits.

70