

Prosty komparator analogowy dla cyfrowego przetwornika obrazu CMOS

Streszczenie. Komparator napięciowy, oprócz przetwornika światło-napięcie, jest jedynym elementem analogowym w cyfrowym pikselu CMOS. W pracy badano wpływ nieidealności komparatora analogowego na parametry cyfrowego piksela. W tym celu zaprojektowano w technologii CMOS 0,35 μm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni topografii i polepszonych własnościach elektrycznych. W drugiej wersji zastosowano bardzo prosty nieróżnicowy komparator o zmniejszonej powierzchni i gorszych własnościach elektrycznych. Przedstawiono analizę teoretyczną wpływu nieidealności komparatora na jakość obrazu (szum typu FPN) uzyskiwanego z matrycy cyfrowych pikseli i przedstawiono wyniki symulacji komputerowych.

Abstract. A voltage comparator, in addition to the light-to-voltage converter, is the only analogue part of the CMOS digital pixel. In this work, the influence of an analogue comparator nonidealities on the digital pixel's parameters was investigated. For this purpose, it was designed in 0.35 μm CMOS technology two versions of the digital pixel, which differ in the type of an analogue comparator used. In the first version of the pixel is used a differential comparator with a larger layout area and an improved electrical parameters. In the second version, is used a very simple single-ended comparator with a reduced layout area and a worse electrical properties. The analytical analysis of the influence of a comparator nonidealities on an image quality (FPN noise) from the array of the digital pixels is presented. The simulation results are also presented. (A simple analogue comparator for digital CMOS image sensor).

Słowa kluczowe: przetwornik obrazu CMOS, piksel cyfrowy, komparator CMOS.

Keywords: CMOS image sensor, digital pixel, CMOS comparator.


Wprowadzenie

Klasyczny scalony przetwornik obrazu CMOS zawiera matrycę analogowych pikseli oraz zestaw przetworników analogowo-cyfrowych (A/C), które w czasie rzeczywistym konwertują analogowy sygnał napięciowy z pikseli do postaci cyfrowej. Sygnał z pikseli jest relatywnie słabym sygnałem, narażonym na wszelkiego rodzaju zakłócenia i szumy, dlatego dąży się do możliwie najwcześniejszej jego zamiany na postać cyfrową, przed dalszą jego obróbką i wyprowadzeniem na zewnątrz układu scalonego. Od kilku lat prowadzone są badania nad przeniesieniem konwersji analogowo-cyfrowej już do piksela. Takie rozwiązanie posiada dwie główne zalety. Pierwsza to taka, że możliwe jest zastosowanie bardzo wolnych przetworników A/C (rzędu kilku ksample/s) i maksymalne obniżenie poboru mocy. Druga zaleta to maksymalne skrócenie drogi propagacji sygnału analogowego od sensora optycznego do przetwornika A/C i w konsekwencji poprawa stosunku sygnału do szumu. Podstawową wadą cyfrowego piksela jest jego relatywnie duża powierzchnia. Rozmiary cyfrowych pikseli, zawierających sensor optyczny i kompletny przetwornik A/C, są większe niż 20 \times 20 μm . Dla porównania, klasyczny analogowy piksel ma wymiary nie większe niż kilka na kilka mikrometrów (μm). Większy rozmiar piksela powoduje obniżenie współczynnika wypełnienia (ang. *fill factor*), następuje wzrost powierzchni matrycy i wzrost ceny scalonego sensora obrazu. Z tego powodu poszukuje się rozwiązań przetworników A/C, które mogą być zaimplementowane na małej powierzchni piksela przy zachowaniu odpowiedniej rozdzielczości bitowej i jakości przetwarzania. Najczęściej stosuje się przetwornik A/C typu single-slope. Charakteryzuje się on relatywnie prostą konstrukcją, małą powierzchnią i stosunkowo dobrą jakością przetwarzania. Jednym z najważniejszych elementów przetwornika A/C jest analogowy komparator napięciowy CMOS. Klasyczny komparator analogowy, składający się z pary różnicowej MOS i dodatkowych stopni wzmacniających, może zajmować nawet 20-30% powierzchni piksela. Aby zmniejszyć powierzchnię komparatora należy zmniejszyć rozmiary tranzystorów, ale prowadzi to do większych rozrzutów parametrów tranzystorów i w konsekwencji do zwiększenia napięcia niezrównoważenia komparatora.

W pracy badano wpływ parametrów komparatora analogowego na szum typu FPN cyfrowej matrycy wizyjnej CMOS. W tym celu zaprojektowano w technologii CMOS 0,35 μm dwie wersje cyfrowego piksela, różniące się typem zastosowanego komparatora analogowego. W pierwszej wersji piksela zastosowano różnicowy komparator o zwiększonej powierzchni i polepszonych własnościach elektrycznych, natomiast w drugiej wersji zastosowano uproszczony nieróżnicowy komparator o zmniejszonej powierzchni i gorszych własnościach elektrycznych.

Piksel cyfrowy

W literaturze można spotkać wiele rozwiązań pikseli cyfrowych [1-8]. Różnią się one typem zastosowanego sensora optycznego (fotodiody lub fotobramka), sposobem konwersji sygnału analogowego na cyfrowy, rodzajem zastosowanej pamięci cyfrowej, typem kodu cyfrowego, sposobem resetu piksela itd. Przykład rozwiązania piksela cyfrowego, który umożliwia łatwe wyjaśnienie zasady jego działania, pokazano na rysunku 1. Jest to piksel zawierający fotosensor w postaci fotodiody oraz kompletny przetwornik A/C typu single-slope z cyfrową pamięcią w postaci ripple-counter'a. W układzie tym komparator analogowy porównuje napięcie fotodiody V_D z napięciem referencyjnym V_{ref} i wyznacza moment zatrzymania licznika cyfrowego. Zatrzaśnięcie „latch” pełni funkcję pamięci statycznej, w której zapamiętywany jest stan wyjściowy komparatora. Zatrzaśnięcie stanu komparatora umożliwia wyłączenie komparatora („power down”) po zakończeniu konwersji A/C w celu obniżenia poboru mocy.



Rys. 1. Piksel cyfrowy CMOS

W pikselu na rysunku 1 proces konwersji A/C rozpoczyna się, kiedy sygnał „reset” przechodzi ze stanu wysokiego w stan niski. Wyjście komparatora jest w stanie początkowym wysokim i licznik cyfrowy zlicza impulsy zegarowe „clock”. Zakładając, że w trakcie przetwarzania prąd fotodiody I_D jest stały, napięcie V_D na pojemności fotodiody C_D maleje liniowo zgodnie z zależnością $\Delta V_D/\Delta t = I_D/C_D$. W momencie, kiedy wartość V_D spadnie poniżej V_{ref} , wtedy wyjście komparatora przechodzi w stan niski i następuje zatrzymanie licznika cyfrowego. Liczba impulsów zegarowych zliczonych przez licznik wynosi

$$(1) n = (V_{rst} - V_{TH,rst} - V_{ref}) \cdot C_D \cdot f_{clk} \cdot \frac{1}{I_D}$$

gdzie V_{rst} jest napięciem na linii reset w stanie wysokim, $V_{TH,rst}$ jest napięciem progowym tranzystora M_{rst} , f_{clk} jest częstotliwością sygnału zegarowego clock. Wartość n zostaje wystawiona w postaci binarnej na szynę wyjściową B_{out} . Jak wynika ze wzoru (1) omawiany cyfrowy piksel ma charakterystykę „negatywową”, tzn. wyższemu poziomowi oświetlenia odpowiada niższa wartość cyfrowa B_{out} .

Minimalne wymagane wzmocnienie komparatora analogowego uzależnione jest od rozdzielczości bitowej przetwornika A/C. Zakładając, że napięcie na wyjściu komparatora zmienia się od 0 V do V_{DD} , można łatwo wykazać, że wzmocnienie musi wynosić co najmniej

$$(2) A_{min} = \frac{V_{DD}}{V_{rst} - V_{TH,rst} - V_{ref}} 2^N$$

gdzie N jest rozdzielczością bitową przetwornika A/C. Dla przykładu, przyjmując typowe wartości $V_{DD} = 3,3$ V, $V_{ref} = 1$ V, $V_{rst} = V_{DD}$, $V_{TH,rst} = 0,5$ V, dla uzyskania rozdzielczości $N = 8$ bitów, minimalne wzmocnienie komparatora wynosi $A_{min} = 470$ V/V.

$$(3) n \pm \Delta n = (V_{rst} - V_{TH,rst} - V_{ref} \pm \Delta V_{TH,rst} \pm V_{OS}) \cdot (C_D \pm \Delta C_D) \cdot f_{clk} \cdot \frac{1}{I_{D,dark} + I_{D,light} \pm \Delta I_{D,dark}}$$

gdzie V_{OS} jest wejściowym napięciem niezrównoważenia komparatora, $\Delta V_{TH,rst}$, ΔC_D i $\Delta I_{D,dark}$ oznaczają rozrzuty odpowiednio napięcia progowego tranzystora M_{rst} , pojemności fotodiody i prądu ciemnego. Wykonując różniczkowanie obu stron (3) oraz przeprowadzając przekształcenia matematyczne, uzyskuje się wzór na względny rozrzut wartości cyfrowej piksela dla najgorszego przypadku

$$(4) \left(\frac{\Delta n}{n} \right)_{dark} = \frac{V_{OS}}{V_{rst} - V_{TH,rst} - V_{ref}} + \frac{\Delta V_{TH,rst}}{V_{rst} - V_{TH,rst} - V_{ref}} + \frac{\Delta C_D}{C_D} + \frac{\Delta I_{D,dark}}{I_{D,dark}}$$

Wzór (4) pokazuje, że względny rozrzut wartości piksela jest sumą względnych rozrzutów poszczególnych elementów piksela. Znajac dane technologiczne można oszacować wartość $(\Delta n/n)_{dark}$, a tym samym wartość FPN. Dla układu zaprojektowanego w technologii CMOS 0,35 μ m, można przyjąć następujące typowe wartości napięć: $V_{rst} = 3,3$ V, $V_{ref} = 1$ V, oraz $V_{TH,rst} = 0,5$ V. Rozrzut napięcia progowego tranzystora nMOS o wymiarach $(W/L)=1\mu\text{m}/1\mu\text{m}$ wynosi około $\Delta V_{TH,rst} = 20$ mV (3 sigma). Wynika z tego, że tranzystor M_{rst} wnosi do całkowitego rozrzutu (9) składnik o wartości około 1,1%. Typowo, napięcie niezrównoważenia komparatora z wejściową parą różnicową MOS jest tego rzędu, co rozrzut napięcia progowego tranzystora MOS. Można więc założyć, że $V_{OS} = 20$ mV (3 sigma) i komparator również wnosi do (9) składnik o wartości 1,1%. Względny rozrzut pojemności standardowej fotodiody typu n+/substrate jest nie większy niż $\Delta C_D/C_D = 2\%$. Największym składnikiem w (9) jest nie-jednorodność prądu ciemnego fotodiody, gdyż jest ona relatywnie wysoka i może wynosić nawet $\Delta I_{D,dark}/I_{D,dark} = 20\%$ [9].

Wpływ rozrzutów na jakość obrazu

Jednym z głównych czynników powodujących obniżenie jakości obrazu z sensora CMOS jest rozrzut parametrów technologicznych (mismatch) poszczególnych elementów piksela. Mismatch powoduje, że przy tym samym poziomie oświetlenia poszczególne piksele generują różne wartości wyjściowego sygnału elektrycznego. Innymi słowy mismatch powoduje powstanie w obrazie niejednorodności tj. szumu typu FPN.


Na mismatch narażone są (przede wszystkim) elementy z części analogowej piksela, czyli tranzystor M_{rst} , fotodiody oraz komparator. Tranzystor M_{rst} posiada w każdym pikselu inne napięcie progowe, co powoduje, że na każdej fotodiodzie w macierzy występuje inne napięcie początkowe V_{D0} . Mismatch parametrów w komparatorze powoduje pojawienie się wejściowego napięcia niezrównoważenia, które wprowadza dodatkowy błąd do wartości cyfrowej piksela. W przypadku fotodiody mamy do czynienia z rozrzutem pojemności własnej C_D oraz z rozrzutem fotoprądu I_D . Fotoprąd posiada dwa składniki, prąd ciemny $I_{D,dark}$ oraz prąd generowany przez fotony $I_{D,light}$. Rozrzut (lub niejednorodność) prądu ciemnego powoduje powstanie w obrazie szumu typu dark FPN. Rozrzut prądu $I_{D,light}$ skutkuje powstaniem szumu FPN w obrazie sceny oświetlonej. Dla uproszczenia rozważań, w dalszej analizie rozrzut prądu $I_{D,light}$ zostanie pominięty.

Uwzględniając we wzorze (1) dodatkowe składniki związane z rozrzutem, wzór na wartość cyfrową piksela jest następujący


Z powyższych szacunkowych obliczeń wynika następujący wniosek. Nie ma potrzeby stosowania komparatora o bardzo niskim napięciu niezrównoważenia, gdyż inne elementy piksela ograniczają jakość obrazu w równym lub większym stopniu niż komparator. Jest to korzystny wniosek, gdyż można zastosować w komparatorze tranzystory o małej powierzchni i uzyskać oszczędność powierzchni piksela.

Komparator analogowy

Rozważania teoretyczne przeprowadzone w rozdziale 3 przewidują, że napięcie niezrównoważenia komparatora ma relatywnie nieduży wpływ na FPN. W celu weryfikacji tych przewidywań, zaprojektowano dwie wersje komparatora. Pierwsza wersja to rozbudowany komparator o zwiększonej powierzchni i małym napięciu niezrównoważenia. Druga wersja to uproszczony układ o zmniejszonej powierzchni i zwiększonym napięciu niezrównoważenia. Ponadto, opracowano dwie wersje piksela cyfrowego, które różnią się zastosowanym komparatorem i przebadano ich własności.



(a)



(b)

Rys. 2. Komparator analogowy: (a) wersja rozbudowana, (b) wersja uproszczona

Komparator rozbudowany

Schemat komparatora w wersji rozbudowanej pokazano na rysunku 2a. Stopień wejściowy stanowi klasyczna para różnicowa M1-M2 obciążona lustrem prądowym M3-M4. Układ zawiera dodatkowy stopień wzmacniający, układ zatrzasku „latch” oraz automatyczny układ „power down”. Wymiary tranzystorów stopnia wejściowego są następujące: $(W/L)_{1,2} = 7\mu\text{m}/0,7\mu\text{m}$, $(W/L)_{3,4} = 1,4\mu\text{m}/0,7\mu\text{m}$, $(W/L)_{M_{\text{BIAS}1}} = 3\mu\text{m}/0,5\mu\text{m}$. Prąd polaryzujący ustalono na $I_{\text{BIAS}} = 1\mu\text{A}$ przy napięciu zasilania $V_{\text{DD}} = 3,3\text{V}$. Komparator posiada następujące korzystne własności: (i) układ posiada dwa wejścia; do jednego z wejść można podłączyć napięcie V_{ref} i regulować nim próg załączenia, (ii) temperatura i napięcie zasilania nie wpływają na próg załączenia komparatora, (iii) różnicowa struktura zapewnia małą wrażliwość na zakłócenia w liniach V_{DD} i masy, (iv) prąd polaryzujący I_{BIAS} nie wpływa na próg załączenia, a jedynie na wzmacnienie i pasmo komparatora; dzięki temu mismatch tranzystorów M_{BIAS} nie wpływa na napięcie niezrównoważenia komparatora, (v) napięcie niezrównoważenia zależy przede wszystkim od wzajemnego dopasowania tranzystorów w parach M1-M2 oraz M3-M4. Ponieważ tranzystory te są fizycznie ułożone blisko siebie, ich parametry technologiczne są możliwie najlepiej skorelowane. Tym samym, napięcie niezrównoważenia nie zależy od wzajemnego fizycznego położenia komparatorów w matrycy pikseli, to jest od ich wzajemnej odległości i orientacji.


Komparator uproszczony

Uproszczona wersja komparatora składa się z dwóch inwerterów polaryzowanych stałym prądem, jak pokazano na rysunku 2b. Wszystkie tranzystory mają identyczne wymiary $(W/L)_{1,4} = 1\mu\text{m}/1\mu\text{m}$. Prąd polaryzujący ustalono na $I_{\text{BIAS}} = 1\mu\text{A}$ przy napięciu zasilania $V_{\text{DD}} = 3,3\text{V}$. Podstawową zaletą tego komparatora jest prosta konstrukcja oraz mała powierzchnia. Jakkolwiek, posiada


on wiele wad w porównaniu do układu z rysunku 2a, takich jak: (i) próg załączenia jest zależny od wielu czynników tj. napięcia zasilania V_{DD} , prądu polaryzującego I_{BIAS} , temperatury, wymiarów tranzystorów, (ii) nieróżnicowa struktura powoduje, że układ jest wrażliwy na sygnały zakłócające, nie tylko na sygnały cyfrowe obecne w pikselu, ale również na zakłócenia w liniach zasilania i masy, (iii) mismatch tranzystorów ma relatywnie większy wpływ na napięcie niezrównoważenia komparatora, (iv) w stanie statycznym układ pobiera ze źródła zasilającego prąd $1 \cdot I_{\text{BIAS}}$.

Projekt topografii i wyniki symulacji

Na rysunku 3 pokazano topografie dwóch wersji pikseli zaprojektowane w technologii CMOS AMS (Austria Microsystem) $0,35\mu\text{m}$ z czterema metalami. Fotodiode zrealizowano w postaci złącza nwell-psubstrate. Do budowy licznika cyfrowego użyto 8 przerzutników typu D dostarczonych przez AMS. Piksel ma wymiary $61,6\mu\text{m} \times 61,6\mu\text{m}$. Komparator w wersji rozbudowanej zajmuje powierzchnię $247\mu\text{m}^2$, natomiast komparator uproszczony zajmuje ponad 3 razy mniejszą powierzchnię. Symulowane parametry komparatorów zestawiono w tabeli 1.



(a)



(b)

Rys. 3. Topografia pikseli cyfrowego z: (a) komparatorem rozbudowanym, (b) komparatorem uproszczonym. Wymiary pikseli $61,6 \times 61,6\mu\text{m}$

W celu oszacowania wpływu mismatch'u tranzystorów komparatora na rozrzut wartości cyfrowej pikseli, wykonano symulacje dla dwóch przypadków. W pierwszym przypadku, założono brak rozrzutu prądu ciemnego fotodiody tj. $\Delta I_{D,\text{dark}}/I_{D,\text{dark}} = 0$ i uzyskano rozrzut wartości cyfrowej $(\Delta n/n)_{\text{dark}}$ równe 0,5% i 0,6% odpowiednio dla

piksela z komparatorem rozbudowanym i uproszczonym. W drugim przypadku, przy założeniu rozrzutu $\Delta I_{D,dark}/I_{D,dark} = 10\%$ (1 sigma), uzyskano ponad 10-krotnie większy rozrzut wartości pikseli. Zastosowanie komparatora o lepszych parametrach zmniejsza niejednorodność pikseli w relatywnie niewielkim stopniu. Uzyskano $(\Delta n/n)_{dark}$ równe 6,2% i 7,2% odpowiednio przy zastosowaniu komparatora rozbudowanego i uproszczonego.

Tabela 1. Symulowane parametry komparatorów analogowych

	Komparator z rysunku 2a	Komparator z rysunku 2b
Próg załączenia	0,6 V – 1,5 V	0,55 V – 0,75 V dla $I_{BIAS} = 0,2 \mu A - 4 \mu A$
Wejściowe nap. niezrównow.	4,6 mV (1 sigma)	9 mV (1 sigma)
Wzmocnienie	3800 V/V	2900 V/V
Pobór mocy dynamicznej dla 1 MHz	8 μW dla $I_{BIAS} = 1 \mu A$	0,8 $\mu W - 14 \mu W$ dla $I_{BIAS} = 0,2 \mu A - 4 \mu A$

Podsumowanie

W pracy rozważano możliwość zastosowania w cyfrowym pikselu CMOS bardzo prostego komparatora analogowego składającego się z 4 tranzystorów. W porównaniu do komparatora różnicowego, posiada on ponad 3-krotnie mniejszą powierzchnię topografii, ale charakteryzuje się około 2-krotnie większym napięciem niezrównoważenia, 5-krotnie mniejszym zakresem regulacji progu załączenia oraz mniejszym wzmocnieniem. Jakkolwiek, badania symulacyjne wykazały, że gorsze parametry elektryczne komparatora wpływają w relatywnie małym stopniu na niejednorodność matrycy pikseli cyfrowych.

Praca została częściowo sfinansowana ze środków Narodowego Centrum Nauki przyznanych na podstawie decyzji numer DEC-2011/03/B/ST7/03547.

LITERATURA

- [1] Yang D., Fowler B., El Gamal A., A Nyquist rate pixel level ADC for CMOS image sensors, *IEEE J. Solid-State Circuits*, vol. 34, no. 3, 348-356, 1999
- [2] Yang D., El Gamal A., Fowler B., Tian H., A 640 x 512 CMOS Image Sensor with Ultrawide Dynamic Range Floating-Point Pixel-Level ADC, *IEEE J. Solid-State Circ.*, vol. 34, no. 12, 1821-1834, 1999
- [3] Kleinfelder S., Lim S., Liu X., El Gamal A., A 10 000 Frames/s CMOS Digital Pixel Sensor, *IEEE J. Solid-State Circuits*, vol. 36, no. 12, 2049-2059, 2001
- [4] Döge J., Schönfelder G., Streil G.T., König A., An HDR CMOS Image Sensor With Spiking Pixels, Pixel-Level ADC, and Linear Characteristics, *IEEE Trans. Circuits Syst. II*, vol. 49, no. 2, 155-158, 2002
- [5] Bermak A., Bouzerdoum A., Eshraghian K., A vision sensor with on-pixel ADC and in-built light adaptation mechanism, *Microelectronics Journal*, vol. 33, 1091-1096, 2002
- [6] Rhee J., Joo Y., Wide dynamic range CMOS image sensor with pixel level ADC, *Electronics Lett.*, vol. 39, no. 4, 360-361, 2003
- [6] Kitchen A., Bermak A., Bouzerdoum A., A Digital Pixel Sensor Array With Programmable Dynamic Range, *IEEE Trans. Electron Devices*, vol. 52, no. 12, 2591-2601, 2005
- [7] Guo X., Xin Qi, Harris J.G., A Time-to-First-Spike CMOS Image Sensor, *IEEE Sensor Journal*, vol. 7, no. 8, 1165-1175, 2007
- [8] Ignjatovic Z. et al., Low Power, High Dynamic Range CMOS Image Sensor Employing Pixel-Level Oversampling $\Sigma\Delta$ Analog-to-Digital Conversion, *IEEE Sensor Journal*, vol. 12, no. 4, 737-746, 2012
- [9] Decker S. et al., A 256 x 256 CMOS Imaging Array with Wide Dynamic Range Pixels and Column-Parallel Digital Output, *IEEE J. Solid-State Circuits*, vol. 33, no. 12, 2081-2091, 1998

Autor: dr inż. Waldemar Jendernalik, Politechnika Gdańska, Wydział Elektroniki Telekomunikacji i Informatyki, Katedra Systemów Mikroelektronicznych, ul. G. Narutowicza, 80-952 Gdańsk, E-mail: waljende@pg.gda.pl.