Wyszukiwarka
Evolutionary optimization of combinational digital circuits with current-mode gates with respect to transistor count
Abstrakt
W artykule przedstawiono metodę ewolucyjnej minimalizacji liczby tranzystorów w cyfrowym układzie kombinacyjnym, zrealizownaym z wykorzystaniem bramek pracujących w trybie prądowym. W zastosowanym algorytmie ewolucyjnym zastosowano chromosomy o budowie wielowarstwowej, przez co zwiększono wydajność optymalizacji. Wyniki otrzymane z wykorzystaniem proponowanej metody zostały porównane z rezultatami osiągniętymi za pomocą map Karnough oraz metod minimalizacji funkcji logicznych wykorzystywanych w algebrze bramek pracujących w trybie prądowym. W większości przypadków zaproponowana metoda zapewnia lepsze wyniki.
Autorzy (3)
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Język:
- angielski
- Rok wydania:
- 2006
- Opis bibliograficzny:
- Słowik A., Białko M., Maslennikow O.: Evolutionary optimization of combinational digital circuits with current-mode gates with respect to transistor count// International Journal of Information Technology and Intelligent Computing (IT&IC). -Vol. 1., nr. nr. 1 (2006), s.125-134
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 41 razy
Publikacje, które mogą cię zainteresować
Układy cyfrowe zbudowane w oparciu o bramki prądowe: stan obecny i zastosowania.
- M. Białko,
- O. Maslennikow,
- N. Maslennikowa
- + 1 autorów
2004
Noise modeling of static CMOS gates for low-noise circuit synthesis
- G. Blakiewicz,
- M. Chrzanowska-Jeske
2006