Wyszukiwarka
Abstrakt
Przedstawiono architekturę szybkiego skalera resztowego dla liczb ze znakiem dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. W architekturze zastosowano wyznaczanie projekcji ortogonalnych przy użyciu funkcji logicznych 5 zmiennych, sumator kodulo m/k oraz wejściowy konwerter do systemu resztowego. Operacja modulo m/k jest wykonywana przy zastosowaniu drzewa 4-operandowych sumatorów modulo 2m/k i końcowego 2-operandowego sumatora modulo m/k.Konwersja rezultatu skalowania do systemu resztowego jest wykonywana przy pomocy równoległych konwerterów z systemu binarnego do systemu resztowego.
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Tytuł wydania:
- IC-SPETO 2006 : XXIX Międzynarodowa Konferencja z Podstaw Elektrotechniki i Teorii Obwodów, Gliwice-Ustroń, 24-27.05.2006. T. 1 strony 325 - 331
- Język:
- angielski
- Rok wydania:
- 2006
- Opis bibliograficzny:
- Czyżak M.: Fast rns scaling of signed numbers based on the chinese remainder theorem// IC-SPETO 2006 : XXIX Międzynarodowa Konferencja z Podstaw Elektrotechniki i Teorii Obwodów, Gliwice-Ustroń, 24-27.05.2006. T. 1/ ed. Instytut Elektrotechniki Teoretycznej i Przemysłowej Politechniki Śląskiej [et al.] Gliwice: Instytut Elektrotechniki Teoretycznej i Przemysłowej Politechniki Śląskiej, 2006, s.325-331
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 63 razy