Wyszukiwarka
Abstrakt
The paper presents application called FIReWORK, that allows for automatic creation of the VHDL hardware structures of FIR filters. Automat- ically generated specialized hardware solutions dedicated to the FPGA and ASIC are commonly known as Intellectual Property Cores. The essential fu- ture of the application is easy initialization of FIR filter parameters in GUI, and then automatically design, calculate and generate the IP Core struc- ture of the filter. The hardware realization is based on the Residue Number System, as a main arithmetic. Current structure of the application, the main objectives of the project, design assumptions and benefits are discussed. Keywords: FIR filtering, FPGA, hardware generation, IP Core, software generator, VHDL
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Opublikowano w:
-
Journal of Applied Computer Science
nr 21,
strony 135 - 149,
ISSN: 1507-0360 - Język:
- angielski
- Rok wydania:
- 2013
- Opis bibliograficzny:
- Smyk R.: FIReWORK: FIR Filters Hardware Structures Auto-Generator// Journal of Applied Computer Science. -Vol. 21., nr. 1 (2013), s.135-149
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 107 razy