Wyszukiwarka
Abstrakt
w pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane jest sumowanie binarne, redukcja modulo dla każdego z modułów i konwersja z systemu resztowego do systemu binarnego.
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Tytuł wydania:
- XXXII Międzynarodowa Konferencja z Podstaw Elektrotechniki i Teorii Obwodów : IC-SPETO 2009 = 32th INternational Conference on Fundamentals of Electrotechnics and Circuit Theory, Gliwice-Ustroń, 20-23.05.2009 strony 151 - 152
- Język:
- angielski
- Rok wydania:
- 2009
- Opis bibliograficzny:
- Czyżak M., Smyk R.: FPGA realization of fir filter in residue arithmetic// XXXII Międzynarodowa Konferencja z Podstaw Elektrotechniki i Teorii Obwodów : IC-SPETO 2009 = 32th INternational Conference on Fundamentals of Electrotechnics and Circuit Theory, Gliwice-Ustroń, 20-23.05.2009/ ed. Instytut Elektrotechniki Przemysłowej i Informatyki Politechniki Śląskiej; [et al.]. Gliwice: Zakład Graficzny Politech. Śląskiej, 2009, s.151-152
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 72 razy