FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem - Publikacja - MOST Wiedzy

Wyszukiwarka

FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem

Abstrakt

W pracy przedstawiono architekturę, realizację FPGA oraz symulację numeryczną na poziomie bitowym szybkiego konwertera z systemu resztowego do systemu binarnego dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. Algorytm konwertera obejmuje obliczanie projekcji ortogonalnych poprzez odczyt pamięci oraz sumowanie modulo M realizowane dwustopniowo, pierwszy stopień oparty o sumatory CSA umożliwia redukcję do zakresu 2M i następnie jest stosowany dwuoperandowy sumator modulo M. W pracy podano też złożoność sprzętową układu jak również parametry częstotliwościowe.

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Informacje szczegółowe

Kategoria:
Publikacja w czasopiśmie
Typ:
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Opublikowano w:
Poznan University of Technology Academic Journals. Electrical Engineering strony 197 - 205,
ISSN: 1897-0737
Język:
angielski
Rok wydania:
2010
Opis bibliograficzny:
Czyżak M., Smyk R.: FPGA realization of the high-speed residue-to-binary converter based on chinese remainder theorem// Poznan University of Technology Academic Journals. Electrical Engineering. -., nr. nr 63 (2010), s.197-205
Weryfikacja:
Politechnika Gdańska

wyświetlono 14 razy

Publikacje, które mogą cię zainteresować

Meta Tagi