High-speed binary-to-residue converter with improved architecture. - Publikacja - MOST Wiedzy

Wyszukiwarka

High-speed binary-to-residue converter with improved architecture.

Abstrakt

Przedstawiono ulepszoną architekturę szybkiego konwertera liczb z systemu binarnego do systemu resztowego dla liczb ze znakiem w kodzie U2. Algorytm konwertera oparty jest o segmentację słowa wejsciowego nasegmenty 4-bitowe. Reszty liczb reprezentowanych przez segmenty sąobliczane poprzez odwzorowanie. Wielooperandowe sumowanie modulo jest realizowane przy użyciu drzewa Wallace'a z segmentacją wektorów wyjściowych oraz finalnego dwuoperandowego generatora modulo.

Cytuj jako

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Słowa kluczowe

Informacje szczegółowe

Kategoria:
Aktywność konferencyjna
Typ:
publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
Język:
angielski
Rok wydania:
2004
Opis bibliograficzny:
Czyżak M.: High-speed binary-to-residue converter with improved architecture.// / : , 2004,
Weryfikacja:
Politechnika Gdańska

wyświetlono 13 razy

Publikacje, które mogą cię zainteresować

Meta Tagi