Modeling the effect of parasitic capacitances on the dead-time distortion in multilevel NPC inverters - Publikacja - MOST Wiedzy

Wyszukiwarka

Modeling the effect of parasitic capacitances on the dead-time distortion in multilevel NPC inverters

Abstrakt

A simple model is derived and verified for evaluating the effect of parasitic capacitances on the dead-time related voltage distortion in multilevel NPC voltage source inverters. The model permits well-defined and precise compensation of dead-time distortion, exhibiting meaningful improvement on compensation methods neglecting the effects of parasitic capacitances. A simple formula is given for evaluating the capacitances as serial/parallel connections of transistor capacitances and external capacitances (introduced by the cables and load).

Cytowania

  • 3

    CrossRef

  • 0

    Web of Science

  • 9

    Scopus

Cytuj jako

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Słowa kluczowe

Informacje szczegółowe

Kategoria:
Aktywność konferencyjna
Typ:
materiały konferencyjne indeksowane w Web of Science
Tytuł wydania:
2011 IEEE International Symposium on Industrial Electronics (ISIE) strony 0 - 0
Język:
angielski
Rok wydania:
2011
Opis bibliograficzny:
Szwarc K., Cichowski A., Nieznański J., Szczepankowski P..: Modeling the effect of parasitic capacitances on the dead-time distortion in multilevel NPC inverters, W: 2011 IEEE International Symposium on Industrial Electronics (ISIE), 2011, ,.
DOI:
Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.1109/isie.2011.5984442
Weryfikacja:
Politechnika Gdańska

wyświetlono 39 razy

Publikacje, które mogą cię zainteresować

Meta Tagi