Noise modeling of static CMOS gates for low-noise circuit synthesis - Publikacja - MOST Wiedzy

Wyszukiwarka

Noise modeling of static CMOS gates for low-noise circuit synthesis

Abstrakt

W artykule przedstawiono efektywną metodę modelowania widma szumu napięcia zasilającego generowanego przez statyczne bramki cyfrowe CMOS. Metoda modelowania uwzględnia krótkie impulsy prądowe powstające w czasie przełączania bramek i pozwala oszacować górne limity widma szumu napięcia zasilającego co umożliwia niskoszumową syntezę układów cyfrowych.

Cytuj jako

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Słowa kluczowe

Informacje szczegółowe

Kategoria:
Aktywność konferencyjna
Typ:
publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
Tytuł wydania:
MIXDES 2006 : Proceedings of the International Conference Mixed Design of Integrated Circuits and Systems Gdynia, Poland 22-24 June 2006 strony 0 - 0
Język:
angielski
Rok wydania:
2006
Opis bibliograficzny:
Blakiewicz G., Chrzanowska-Jeske M.: Noise modeling of static CMOS gates for low-noise circuit synthesis// MIXDES 2006 : Proceedings of the International Conference Mixed Design of Integrated Circuits and Systems Gdynia, Poland 22-24 June 2006/ ed. ed. A. Napieralski Łódź: Tech. Univ. Łódź, 2006, s.0-0
Weryfikacja:
Politechnika Gdańska

wyświetlono 9 razy

Publikacje, które mogą cię zainteresować

Meta Tagi