OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC - Publikacja - MOST Wiedzy

Wyszukiwarka

OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC

Abstrakt

W pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanejwersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowanozależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetykizmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej.Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega nawprowadzeniu korekcji po zakończeniu podstawowych obliczeń w celu zmniejszeniamaksymalnego błędu. Wartość korekcji jest ustalana na podstawie stosunku współrzędnychuzyskanych po piątym stopniu iteracyjnym. Korekcja pozwala na około dwukrotnąredukcję błędu maksymalnego. W pracy pokazano też przykładową architekturę układurealizującego zmodyfikowany algorytm w układzie FPGA.

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Informacje szczegółowe

Kategoria:
Publikacja w czasopiśmie
Typ:
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Opublikowano w:
Poznan University of Technology Academic Journals. Electrical Engineering strony 161 - 171,
ISSN: 1897-0737
Język:
polski
Rok wydania:
2015
Opis bibliograficzny:
Czyżak M., Smyk R.: OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC// Poznan University of Technology Academic Journals. Electrical Engineering. -., nr. 84 (2015), s.161-171
Weryfikacja:
Politechnika Gdańska

wyświetlono 31 razy

Publikacje, które mogą cię zainteresować

Meta Tagi