Wirtualny analizator stanów logicznych na bazie układu typu "System on a Chip" - Publikacja - MOST Wiedzy

Wyszukiwarka

Wirtualny analizator stanów logicznych na bazie układu typu "System on a Chip"

Abstrakt

W dobie dominacji układów cyfrowych, jednym z ważniejszych narzędzi uruchomieniowych jest analizator stanów logicznych (ASL). Komercyjne przyrządy nie są tanie, choć ich możliwości diagnostyczne uzasadniają cenę. W artykule przedstawiono ASL w konwencji przyrządu wirtualnego połączonego z PC poprzez interfejs USB, co obniża koszt urządzenia bez znaczącego pogorszenia jego możliwości. Wykorzystano układ typu SoC "System on a Chip" rodziny Atmel FPSLIC, zawierającej w pojedynczym układzie mikrokontroler, matrycę bramek FPGA oraz pamięć SRAM. Pozwoliło to zrealizować tani, miniaturowy przyrząd o rozbudowanych trybach pomiarowych, charakteryzujący się możliwością programowej rekonfiguracji części sprzętowej, np. dla przyszłych udoskonaleń.

Cytuj jako

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Informacje szczegółowe

Kategoria:
Aktywność konferencyjna
Typ:
publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
Język:
polski
Rok wydania:
2005
Opis bibliograficzny:
Lentka G.: Wirtualny analizator stanów logicznych na bazie układu typu "System on a Chip"// / : , 2005,
Weryfikacja:
Politechnika Gdańska

wyświetlono 14 razy

Publikacje, które mogą cię zainteresować

Meta Tagi