Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej - Publikacja - MOST Wiedzy

Wyszukiwarka

Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej

Abstrakt

W pracy przedstawiono bibliotekę zbudowaną w oparciu o język VHDL, przeznaczoną do symulacji elementów pracujących w logice wielowartościowej i w arytmetyce resztowej. Zaprezentowano również bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego. Pokazano przykłady sumatorów działających w logice wielowartościowej z podstawą N, lub w arytmetyce resztowej modulo N. Wyróżniającą cechą sumatorów jest uniwersalność ich budowy, tzn. schemat sumatora praktycznie nie zmienia się przy zmianie liczby N, oraz szybkość działania. Testowanie (na poziomie strukturalnym) było wykonane w środowisku Active HDL (wykorzystując wcześniej utworzoną bibliotekę) oraz w specjalnie stworzonym programie - symulatorze układów prądowych.

Cytuj jako

Autorzy (3)

Pełna treść

pełna treść publikacji nie jest dostępna w portalu

Informacje szczegółowe

Kategoria:
Aktywność konferencyjna
Typ:
publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
Tytuł wydania:
Materiały. X Krajowa Konferencja Komputerowe Wspomaganie Badań Naukowych. X KK KOWBAN´2003. Wrocław - Polanica Zdrój, 22-24 października 2003 strony 203 - 208
Język:
polski
Rok wydania:
2003
Opis bibliograficzny:
Białko M., Rajewska M., Berezowski R.: Wykorzystanie języka VHDL do modelowania układów pracujących w logice wielowartościowej i arytmetyce resztkowej// Materiały. X Krajowa Konferencja Komputerowe Wspomaganie Badań Naukowych. X KK KOWBAN´2003. Wrocław - Polanica Zdrój, 22-24 października 2003/ Wrocław: Wroc. Tow. Nauk., 2003, s.203-208
Weryfikacja:
Politechnika Gdańska

wyświetlono 4 razy

Publikacje, które mogą cię zainteresować

Meta Tagi