Wyniki wyszukiwania dla: TECHNIKI ADRESOWANIA - MOST Wiedzy

Wyszukiwarka

Wyniki wyszukiwania dla: TECHNIKI ADRESOWANIA

Wyniki wyszukiwania dla: TECHNIKI ADRESOWANIA

  • Implementacja cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA

    Publikacja

    - Rok 2007

    W artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystanie techniki adresowania, a także równoległego wnioskowania znacznie przyspiesza proces obliczeń.

  • Implementacja cyfrowego systemu rozmytego w układzie FPGA

    Publikacja

    - Measurement Automation Monitoring - Rok 2007

    W artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowujacej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł.

    Pełny tekst do pobrania w serwisie zewnętrznym

  • Cyfrowa architektura systemu rozmytego

    Publikacja

    - Rok 2006

    W artykule przedstawiono architekturę cyfrowego systemu rozmytego. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł. Dodatkowo mozliwe jest wykorzystanie w systemie zbiorów rozmytych o różnej szerokości podstaw, a także różnych kształtach funkcji...

  • Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA

    W artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.

  • Oprogramowanie mikrokomputerów - 2023-2024

    Kursy Online
    • P. Raczyński
    • K. Cisowski

    kurs zawiera pomoce i materiały do prowadzonego na kierunku ACR na semetrze 6 wykładu oprogramowanie mikrokomputerów 1. Prosty asembler, składnia, słowa kluczowe, słownik nazw, operacje na słowniku nazw 2. Dyrektywy prostego asemblera 3. Przebieg asemblacji, przykład 4. Makroasembler, asemblacja warunkowa, makroinstrukcje i podprogramy 5. Atrybuty nazw, praca z wieloma plikami, praca zespołowa 6. Przebieg konsolidacji, przykłady 7....

  • Programowanie w asemblerze - 2023-2024

    Kursy Online
    • P. Raczyński

    Zawiera materiały pomocnicze do realizowanego na kierunku ACR przedmiotu programowanie w asemblerze 1. Prosty asembler, składnia, słowa kluczowe 2. Słownik nazw, operacje na słowniku nazw 3. Dyrektywy prostego asemblera 4. Przebieg asemblacji, przykład 5. Makroasembler, asemblacja warunkowa 6. Makroinstrukcje i podprogramy 7. Atrybuty nazw, praca z wieloma plikami 8. Przebieg konsolidacji, przykład 9. Wpływ architektury...

  • Podstawy Organizacji Systemów Komputerowych wykład - Nowy - Nowy

    Kursy Online
    • P. Raczyński
    • M. Niedźwiecki
    • K. Cisowski

    Wykład z przedmiotu Podstawy Organizacji Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Rozkazy i techniki przesyłania informacji,...

  • Podstawy Organizacji Systemów Komputerowych wykład - 2023/2024

    Kursy Online
    • P. Raczyński
    • K. Cisowski

    Wykład z przedmiotu Podstawy Organizacji Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Rozkazy i techniki przesyłania informacji,...

  • Organizacja Systemów Komputerowych wykład - Nowy - Nowy

    Kursy Online
    • P. Raczyński
    • M. Niedźwiecki

    Realizacja wykładu z przedmiotu Organizacja Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Przegląd listy rozkazów 6. Rozkazy i...

  • Organizacja Systemów Komputerowych wykład - 2023/2024

    Kursy Online
    • P. Raczyński

    Realizacja wykładu z przedmiotu Organizacja Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Przegląd listy rozkazów 6. Rozkazy i...

  • Architektura Systemów Komputerowych wykład - zima 2023/2024

    Kursy Online
    • P. Raczyński

    Realizacja wykładu z przedmiotu Architektura Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Rozkazy i techniki przesyłania informacji,...

  • Architektura Systemów Komputerowych wykład - Nowy - Nowy

    Kursy Online
    • P. Raczyński
    • M. Niedźwiecki

    Realizacja wykładu z przedmiotu Architektura Systemów Komputerowych 1. Organizacja zajęć, zasady zaliczenia, literatura 2. Architektura procesorów Intel x86, rejestry ogólnego przeznaczenia, jednostka arytmetyczno-logiczna, flagi 3. Przestrzeń adresowa, adresowanie pamięci i urządzeń wejścia-wyjścia, segmentacja pamięci, tryby adresowania 4. Model programowy procesora, cykl rozkazowy 5. Rozkazy i techniki przesyłania informacji,...

  • Architektury bloków wnioskowania systemów rozmytych

    W pracy przedstawiono kilka różnych architektur bloków wnioskowania cyfrowych sterowników rozmytych. Architektury te zostały zaimplementowane w układach reprogramowalnych FPGA-Spartan3. Dokonano porównania tych architektur pod względem szybkości działania.