Wyszukiwarka
Wyniki wyszukiwania dla: cmos
-
Light-Powered Starter for Micro-Power Boost DC–DC Converter for CMOS Image Sensors
PublikacjaThe design of a starter for a low-voltage, micro-power boost DC–DC converter intended for powering CMOS image sensors is presented. A unique feature of the starter is extremely low current, below 1 nA, supplying its control circuit. Therefore, a high-voltage (1.3 V) configuration of series-connected photovoltaic diodes available in a standard CMOS process or a small external LED working in photovoltaic mode can be used as an auxiliary...
-
Zastosowanie programu SCA w badaniu zakłóceń sprzężenia podłożowego w układach scalonych CMOS
PublikacjaW pracy przedstawiono charakterystykę programu SCA (Substrate Coupling Analysis), który służy do generowania impedancyjnego modelu podłoża układu scalonego na podstawie danych topografii układu oraz parametrów technologii. Format danych wejściowych oraz model podłoża zaprezentowano na przykładzie układu inwertera CMOS. Przedstawiono również wyniki symulacji mieszanego układu scalonego: dzielnik częstotliwości i analogowe źródło...
-
Characteristics of an image sensor with early-vision processing fabricated in standard 0.35 µm CMOS technology
PublikacjaThe article presents measurement results of prototype integrated circuits for acquisition and processing of images in real time. In order to verify a new concept of circuit solutions of analogue image processors, experimental integrated circuits were fabricated. The integrated circuits, designed in a standard 0.35 µm CMOS technology, contain the image sensor and analogue processors that perform low-level convolution-based image...
-
Realizacja przetwornika obrazu CMOS z wbudowaną konwersją A/C i cyfrowym układem CDS
PublikacjaW artykule przedstawiono realizację w technologii CMOS 180 nm przetwornika obrazu z wbudowaną konwersją analogowo-cyfrową oraz z funkcją cyfrowej redukcji szumu. Przedstawiona realizacja przetwornika obrazu różni się od znanych z literatury rozwiązań tym, że układ redukcji szumu CDS (Correlated Double Sampling) umieszczono w każdym pikselu obrazu. Dzięki tej modyfikacji możliwe jest zastąpienie migawki szczelinowej przez migawkę...
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublikacjaW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Bulk linearized CMOS differential pair transconductor for continuous-time OTA-C filter design
PublikacjaIn this paper, the MOS differential pair driven simultaneously from gates and bulk terminals is described. An approximated analytical solution of the voltage to current transfer function has been found for the proposed circuit. Four possible combinations of gate and bulk connections of the input signal are presented. Basing on the configuration giving the best linearity, the operational transconductance amplifier (OTA) has been designed...
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublikacjaSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Hybrid‐mode single‐slope ADC with improved linearity and reduced conversion time for CMOS image sensors
PublikacjaIn the paper, a single‐slope analog‐to‐digital converter (ADC) for integrated CMOS image sensor applications with an improved technique of conversion has been proposed. The proposed hybrid‐mode ADC automatically uses one of the following conversion techniques: time based (i.e. PWM) or voltage based (i.e. single‐slope). During the ADC operation, the clock frequency and reference voltage are modified in order to reduce the conversion...
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublikacjaPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
A CMOS Pixel With Embedded ADC, Digital CDS and Gain Correction Capability for Massively Parallel Imaging Array
PublikacjaIn the paper, a CMOS pixel has been proposed for imaging arrays with massively parallel image acquisition and simultaneous compensation of dark signal nonuniformity (DSNU) as well as photoresponse nonuniformity (PRNU). In our solution the pixel contains all necessary functional blocks: a photosensor and an analog-to-digital converter (ADC) with built-in correlated double sampling (CDS) integrated together. It is implemented in...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublikacjaW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Fifth-order low-pass CMOS OTA-C continuous-time filter with on-chip automatic tuning
PublikacjaW pracy przedstawiono budowę operacyjnego wzmacniacza transkonduktancyjnego (OTA) zasilanego napięciem stałym 2.8-4.5V wykonanego w technologii CMOS0.8um n-well. Wzmacniacz ten wykorzystano do budowy dolnoprzepustowego filtru czasu ciągłego typu OTA-C piątego rzędu. W układzie scalonym umieszczono także blok automatycznego dostrajania częstotliwości odcięcia filtru. Przedstawiono wyniki symulacji komputerowych (modele MOS BSIM3v3)...
-
Reducing average and peak temperatures of VLSI CMOS circuits by means of evolutionary algorithm applied to high level synthesis.
PublikacjaW pracy przedstawiono adaptacyjny algorytm ewolucyjny zastosowany do syntezy wysokiego poziomu układów cyfrowych CMOS w celu zredukowania pobieranej przez nie mocy. Prowadzi to do redukcji szczytowej i średniej temperatury układu scalonego. Dzięki temu uzyskuje się wzrost niezawodności projektowanych układów scalonych.
-
A nine-input 1.25 mW, 34 ns CMOS analog median filter for image processing in real time
PublikacjaIn this paper an analog voltage-mode median filter, which operates on a 3 × 3 kernel is presented. The filter is implemented in a 0.35 μm CMOS technology. The proposed solution is based on voltage comparators and a bubble sort configuration. As a result, a fast (34 ns) time response with low power consumption (1.25 mW for 3.3 V) is achieved. The key advantage of the configuration is relatively high accuracy of signal processing,...
-
Low-Power Receivers for Wireless Capacitive Coupling Transmission in 3-D-Integrated Massively Parallel CMOS Imager
PublikacjaThe paper presents pixel receivers for massively parallel transmission of video signal between capacitive coupled integrated circuits (ICs). The receivers meet the key requirements for massively parallel transmission, namely low-power consumption below a single μW, small area of less than 205 μm2, high sensitivity better than 160 mV, and good immunity to crosstalk. The receivers were implemented and measured in a 3-D IC (two face-to-face...
-
Komputerowa weryfikacja układów cyfrowych CMOS utworzonych z podukładów zasilanych ze źródeł o różnych wartościach napięcia
PublikacjaW pracy zaprezentowano wyniki komputerowej weryfikacji cyfrowego układu CMOS utworzonego z klastrów, z których każdy jest zasilany odpowiednio malejącymi wartościami napięć. Zbiór klastrów został utworzony przy pomocy algorytmu ECA (Evolutionary Clustering Algorithm) dla potrzeb redukcji mocy pobieranej ze źródła zasilającego. Otrzymane rozwiązanie, charakteryzujące się zmniejszeniem zapotrzebowania na moc, nie powoduje pogorszenia...
-
Problemy projektowania analogowych filtrów CMOS Gm-C czasu ciągłego w strukturach trybu napięciowego i prądowego
PublikacjaPraca dotyczy wybranych aspektów teorii projektowania analogowych filtrów CMOS Gm-C czasu ciągłego, realizowanych w strukturach układowych, wykorzystujących zlinearyzowane wzmacniacze transkonduktancyjne (Gm) i liniowe elementy pojemnościowe (C). Zaprezentowano ogólną strukturę filtrów Gm-C wraz z opisem macierzowym. Zmodyfikowany opis macierzowy podano również dla filtrów Gm-LC, wykorzystujących dodatkowo elementy indukcyjne...
-
A 1-nS 1-V Sub-1-µW Linear CMOS OTA with Rail-to-Rail Input for Hz-Band Sensory Interfaces
PublikacjaThe paper presents an operational transconductance amplifier (OTA) with low transconductance (0.62–6.28 nS) and low power consumption (28–270 nW) for the low-frequency analog front-ends in biomedical sensor interfaces. The proposed OTA implements an innovative, highly linear voltage-to-current converter based on the channel-length-modulation effect, which can be rail-to-rail driven. At 1-V supply and 1-Vpp asymmetrical input driving,...
-
Obiektowy system do wspomagania projektowania filtrów analogowych CMOS.** 2001, 89 s., 66 rys. 17 tab. bibliogr. 103 poz. maszyn. Rozprawa doktorska (2002.02.26), Wydz. ETI, P. Gdań. Promotor:prof. dr.hab.inż. Michał Białko.
Publikacja.
-
Analogowe filtry CMOS OTA-C czasu ciągłego realizowane w strukturach pro- gramowalnych.**2002, s. 7-113, 95 rys. 12 tab. maszyn. Rozprawa doktorska ( 22.10.2002 ) PG Wydz. Elektr. Telekom. i Informat. Promotor: prof. dr hab. inż. Michał Białko
Publikacja.