Search
Abstract
W artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również zużycie zasobów układu FPGA. Uzyskane wyniki mogą być pomocne w wyborze sposobu realizacji systemu kryptograficznego AES.
Authors (2)
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Conference activity
- Type:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Title of issue:
- // W: SIGNAL PROCESSING'2005 : Chapter Circuits and Systems Poland Section : workshop proceedings : Poznan, 30th September 2005 / the Institute of Electrical and Electronics Engineering Inc. ; Poznan University of Technology [et all.]. - [Poznan : Pozn. Univ. Technol.],**2005. - S. 155-158 : 4 rys., 2 tab. - Bibliogr. 6 poz.Implementacja algorytmu szyfrującego AES w układzie FPGA.
- Language:
- English
- Publication year:
- 2005
- Bibliographic description:
- Pankiewicz B., Wójcikowski M.: Implementation of AES cryptography alghoritm in FPGA// // W: SIGNAL PROCESSING'2005 : Chapter Circuits and Systems Poland Section : workshop proceedings : Poznan, 30th September 2005 / the Institute of Electrical and Electronics Engineering Inc. ; Poznan University of Technology [et all.]. - [Poznan : Pozn. Univ. Technol.],**2005. - S. 155-158 : 4 rys., 2 tab. - Bibliogr. 6 poz.Implementacja algorytmu szyfrującego AES w układzie FPGA./ : , 2005,
- Verified by:
- Gdańsk University of Technology
seen 128 times
Recommended for you
Metody sprzętowej implementacji kryptografii odpornej na kryptoanalizę
- M. Strachacki,
- R. P. Piotrowski
2007