Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA - Publication - Bridge of Knowledge

Search

Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA

Abstract

W artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego odpowiednika "PicoBlaze". Właściwości implementacji asynchronicznej zostały porównane z synchronicznym odpowiednikiem. Zaprezentowane rezultaty implementacji stanowią dowód na możliwość funkcjonalnej weryfikacji układów asynchronicznych typu "micropipelines" za pomocą układów FPGA.

Cite as

export:

Loading...

Full text

full text is not available in portal

Keywords

Details

Category:
Articles
Type:
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Published in:
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne no. T. 16, pages 527 - 532,
ISSN: 1732-1166
Language:
Polish
Publication year:
2008
Bibliographic description:
Kłosowski M., Łoński M.: Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA// Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne. -Vol. T. 16., (2008), s.527-532
Verified by:
Gdańsk University of Technology

seen 169 times

Recommended for you

Meta Tags