Search results for: KONWERTER WEJŚCIOWY

Search results for: KONWERTER WEJŚCIOWY

Found little results, maybe try searching with alternative method.

Filters

total: 3

Katedra Elektrotechniki, Systemów Sterowania i Informatyki
Research Potential
- Department of Control Systems Engineering
W Katedrze Elektrotechniki, Systemów Sterowania i Informatyki prowadzone są badania w tematyce podstaw elektrotechniki, zaawansowanych systemów sterowania, prototypowania dedykowanych rozwiązań sprzętowych w FPGA. Prowadzone badania skupiają się również na wykorzystaniu zaawansowanych technik analizy komputerowej w systemach sterowania oraz elektrotechniki.
Zespół Systemów Mikroelektronicznych
Research Potential
- Department of Microelectronic Systems
* projektowania I optymalizacji układów i systemów mikroelektronicznych * zaawansowane metody projektowania i optymalizacji analogowych filtrów aktywnych * programowanie układów scalonych (FPGA, CPLD, SPLD, FPAA) * układy specjalizowane ASIC * synteza systemów o małym poborze mocy * projektowanie topografii układów i zagadnień kompatybilności elektromagnetycznej * modelowania przyrządów półprzewodnikowych * modelowania właściwości...
Zespół Automatyki i Techniki Cyfrowej
Research Potential
- Department of Control Engineering
1. Modelowanie i badania symulacyjne elementów składowych, podsystemów i systemów energetycznych statków; 2. Opracowanie koncepcji, budowa mechatronicznego urządzenia diagnostycznego ciągnika kołowego.

Fast rns scaling of signed numbers based on the chinese remainder theorem
Publication
- M. Czyżak
- Year 2006
Przedstawiono architekturę szybkiego skalera resztowego dla liczb ze znakiem dla modułów 5-bitowych opartego na chińskim twierdzeniu o resztach. W architekturze zastosowano wyznaczanie projekcji ortogonalnych przy użyciu funkcji logicznych 5 zmiennych, sumator kodulo m/k oraz wejściowy konwerter do systemu resztowego. Operacja modulo m/k jest wykonywana przy zastosowaniu drzewa 4-operandowych sumatorów modulo 2m/k i końcowego...
High-speed binary-to-residue converter with improved architecture.
Publication
- M. Czyżak
- Year 2004
Przedstawiono ulepszoną architekturę szybkiego konwertera liczb z systemu binarnego do systemu resztowego dla liczb ze znakiem w kodzie U2. Algorytm konwertera oparty jest o segmentację słowa wejsciowego nasegmenty 4-bitowe. Reszty liczb reprezentowanych przez segmenty sąobliczane poprzez odwzorowanie. Wielooperandowe sumowanie modulo jest realizowane przy użyciu drzewa Wallace'a z segmentacją wektorów wyjściowych oraz finalnego...