Search
Filters
total: 83
Best results in : Research Potential Pokaż wszystkie wyniki (66)
Search results for: REDUKCJA POBORU MOCY UKŁADÓW VLSI CMOS
-
Zespół Systemów Mikroelektronicznych
Research Potential* projektowania I optymalizacji układów i systemów mikroelektronicznych * zaawansowane metody projektowania i optymalizacji analogowych filtrów aktywnych * programowanie układów scalonych (FPGA, CPLD, SPLD, FPAA) * układy specjalizowane ASIC * synteza systemów o małym poborze mocy * projektowanie topografii układów i zagadnień kompatybilności elektromagnetycznej * modelowania przyrządów półprzewodnikowych * modelowania właściwości...
-
Katedra Elektrotechniki, Systemów Sterowania i Informatyki
Research PotentialW Katedrze Elektrotechniki, Systemów Sterowania i Informatyki prowadzone są badania w tematyce podstaw elektrotechniki, zaawansowanych systemów sterowania, prototypowania dedykowanych rozwiązań sprzętowych w FPGA. Prowadzone badania skupiają się również na wykorzystaniu zaawansowanych technik analizy komputerowej w systemach sterowania oraz elektrotechniki.
-
Grupa zarządzania wiedzą
Research PotentialGrupa Zarządzania Wiedzą na Politechnice Gdańskiej jest grupą badawczo-rozwojową skupiającą się na obszarach związanych z zarządzaniem wiedzą i informacją. Naszym priorytetem jest opracowanie zestawu narzędzi i metod umożliwiających przetwarzanie i analizowanie dużych ilości informacji przechowywanych w zasobach WWW. Grupa specjalizuje się w ontologicznych metodach reprezentacji i analizy wiedzy, która zapisana jest w sposób ustrukturalizowany...
Best results in : Business Offer Pokaż wszystkie wyniki (17)
Search results for: REDUKCJA POBORU MOCY UKŁADÓW VLSI CMOS
-
Laboratorium Wysokich Napięć
Business OfferBadania układów probierczych i pomiarowych stosowanych w technice wysokiego napięcia
-
Laboratorium Źródeł Energii w Katedrze Konwersji i Magazynowania Energii
Business Offer -
Laboratorium Automatyki Napędu Elektrycznego
Business OfferProgramowalne układy napędowe zasilane przekształtnikowo ze sterowaniem mikroprocesorowym
Other results Pokaż wszystkie wyniki (168)
Search results for: REDUKCJA POBORU MOCY UKŁADÓW VLSI CMOS
-
Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS
PublicationW pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji...
-
Formalizm i metody szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationW pracy przedstawiono związki pomiędzy modelami formalnymi stosowanymi w klasycznym szeregowaniu zadań a metodami wykorzystywanymi w syntezie wysokiego poziomu układów cyfrowych CMOS. Zagadnienia optymalizacyjne pojawiające się w obu tych problemach mogą być w pewnym sensie transformowalne. Pozwala to na przenoszenie wybranych metod rozwiązań z jednego problemu do drugiego.
-
Porównanie wybranych algorytmów szeregowania zadań dla potrzeb redukcji poboru mocy cyfrowych układów CMOS.
PublicationSzeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane...
-
Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS
PublicationPraca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej...
-
Algorytmiczne metody redukcji poboru mocy w układach CMOS
PublicationW pracy przedstawiono wybrane możliwości zredukowania poboru mocy układów CMOS z wykorzystaniem dwóch algorytmów szeregowania zadań w procesie syntezy wysokiego poziomu układów cyfrowych. Zaprezentowano dwa opracowane algorytmy, a mianowicie MAREL i UNILO, dla których utworzono odpowiednie programy pozwalające uzyskać redukcję mocy projektowanych układów CMOS. Przeprowadzone badania testowe przy pomocy standardowych benchmarków...