Tomasz Madajczak
Business contact
- Location
- Al. Zwycięstwa 27, 80-219 Gdańsk
- Phone
- +48 58 348 62 62
- biznes@pg.edu.pl
Contact
- No data
Publication showcase
-
Integrating SHECS-based critical sections with hardware SMP scheduler in TLP-CMPs
Artykuł prezentuje koncepcje zintegrowania sekcji krytycznych opartych o układ SHECS (współdzielony jawny cache system) ze sprzętowym menadżerem zadań SMP w zintegrowanych architekturach wieloprocesorowych z wielowątkowością sprzętową (TLP-CMPs). Przedstawione jest porównanie wydajności zintegrowania sekcji krytycznych SHECS z programowym menadżerem zadań SMP względem użycia sprzętowego menadżera zadań SMP. Środowiskiem wykonania...
-
The management methods of the hardware and virtual threads in the integrated multiprocessor shared memory architectures
Rozprawa doktorska skupiona jest na problematyce efektywnego zarządzania bezpośredniego wątkami sprzętowymi i jednostkami przetwarzającymi, a również zarządzania pośredniego poprzez wątki wirtualne (zadania współbieżne). Omawia ona dostępne technologie wątków sprzętowych i porządkuje metodologie ich wykorzystania. Główna myślą przewodnią pracy jest stwierdzenie, że synchronizacja i zarządzanie wątkami sprzętowymi oraz wirtualnymi...
-
Taking advantage of the shared explicit cache system based critical sections in the shared memory parallel architectures
Artykuł prezentuje nową metodę implementacji sekcji krytycznych w równoległych architekturach z pamięcią współdzieloną, takich jak systemy zintegrowane wielowątkowe wieloprocesorowe. Metoda stanowi modyfikację i rozbudowanie metody zwanej Folding, dostępnej w procesorach sieciowych oraz jest w założeniach podobna do techniki zwanej cache-based locking. W porównaniu do dostępnych metod, nowa metoda usuwa problemy skalowalności i...
seen 544 times