Search
Abstract
Artykuł przedstawia projekt oraz implementację modułu realizującego mnożenie w skończonym polu Galois GF(2128), przeznaczonego do pracy w szyfratorze AES-GCM. Moduł został zrealizowany w taki sposób, aby umożliwić jego implementację w układach programowalnych FPGA na kartach NetFPGA1G oraz NetFPGA10G. Uwaga skupiła się na zapewnieniu należytej minimalnej częstotliwości taktowania zegara oraz odpowiedniej szybkości przetwarzania danych, przy uwzględnieniu ograniczonych zasobów układów programowalnych.
Authors (5)
-
Wojciech Romaszkan
- AGH Katedra Elektroniki
-
Jerzy Kasperek
- AGH Katedra Elektroniki
-
Paweł Rajda
- AGH Katedra Elektroniki
-
Piotr Pacyna
- AGH Katedra Teleinformatyki
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Articles
- Type:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Published in:
-
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
pages 7 - 19,
ISSN: 1732-1166 - Language:
- Polish
- Publication year:
- 2013
- Bibliographic description:
- Romaszkan W., Kasperek J., Rajda P., Pacyna P., Konorski J.: Implementacja sprzętowa wybranych elementów GCM-AES w układzie programowalnym na karcie netFPGA// Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne. -., nr. 21 (2013), s.7-19
- Verified by:
- Gdańsk University of Technology
seen 114 times