Search
Abstract
W pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji systemu. Umożliwia to jego rozbudowę, tak o nowe algorytmy redukcji poboru mocy, jak i o obsługę nowych formatów danych wejściowych przy zachowaniu spójnego interfejsu użytkownika.
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Conference activity
- Type:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Language:
- Polish
- Publication year:
- 2005
- Bibliographic description:
- Szcześniak W., Szcześniak P.: Projekt architektury komputerowego systemu do redukcji poboru mocy cyfrowych układów VLSI CMOS// / : , 2005,
- Verified by:
- Gdańsk University of Technology
seen 112 times