Search
dr hab. inż. Zenon Ulman
Publications
Filters
total: 12
Catalog Publications
Year 2013
-
Pipelined division of signed numbers with the use of residue arithmetic in FPGA
PublicationAn architecture of a pipelined signed residue divider for small number ranges is presented. The divider makes use of the multiplicative division algorithm where initially the reciprocal of the divisor is calculated and subsequently multiplied by the dividend. The divisor represented in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to reduce the needed length...
-
Pipelined sceling of signed residue numbers with the mixed-radix conversion in the programmable gate array
PublicationIn this work a scaling technique of signed residue numbers is proposed. The method is based on conversion to the Mixed-Radix System (MRS) adapted for the FPGA implementation. The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of terms of the mixed-radix expansion, generation of residue reprezentation of scaled terms, binary addition of these representations...
-
Scaling of numbers in residue arithmetic with the flexible selection of scaling factor
PublicationA scaling technique of numbers in resudue arithmetic with the flexible selection of the scaling factor is presented. The required scaling factor can be selected from the set of moduli products of the Residue Number System (RNS) base. By permutation of moduli of the number system base it is possible to create many auxilliary Mixed-Radix Systems associated with the given RNS with respect to the base, but they have different sets...
-
Scaling of signed residue numbers with mixed-radix conversion in FPGA with extended scaling factor selection
PublicationA scaling technique of signed residue numbers in FPGA is proposed. The technique is based on conversion of residue numbers to the Mixed-Radix System (MRS). The scaling factor is assumed to be a moduli product from the Residue Number System (RNS) base. Scaling is performed by scaling of MRS terms, the subsequent generation of residue representations of scaled terms, binary addition of these representations and generation of residues...
Year 2012
-
FPGA implementation of reverse residue conversion based on the new Chinese Remainder Theorem II- Part I
PublicationW pracy opisano implementację algorytmu konwersji z systemu resztowego do systemu binarnego opartą na nowej formie chińskiego twierdzenia o resztach określanego jako CRT II.Nowa forma CRT nie wymaga operacji modulo M , gdzie M jest zakresem liczbowym systemu resztowego, jednak wymagana jest pewna liczba mnożników. W środowisku FPGA jest zwykle dostępne są mnożniki, stąd mogą być one wykorzystane do realizacji konwertera. Głównym...
Year 2007
-
Design of a complex multiplier based on the convolution with the use of the polynomial residue number system
Publicationzaproponowano realizację mnożnika zespolonego opartego na algorytmie dekompozycyjnym skavantzosa i stouraitisa. mnożenie zespolone jest wykonywane jako splot 8-punktowy. przedstawiono przykład obliczeniowy i architekturę mnożnika dla małych liczb.
Year 2006
-
Non-standard binary weighted number systems
PublicationZdefiniowano szeroką klasę binarnych systemów wagowych. Wszystkie sa wzajemnie jednoznaczne ale mogą być zupełne lub niezupełne. Jeżeli wagi systemu są kolejnymi liczbami naturalnymi to system jest minimalny.Jesli wagi sa kolejnymi potęgami podstawy Z to system jest maksymalny. W przestrzeni między tymi systemami znajdują się inne systemy binarne. Kilka z nich przedstawiono w referacie.
Year 2005
-
Complex multiplier based on the polynomial residue number system
PublicationPrzedstawiono próbę zaprojektowania mnożnika zespolonego 4x4 opartego na algorytmie Skavantzosa i Stouraitisa. W algorytmie stosuje siękodowanie liczb n-bitowych jako wielomianów stopnia 7 w pierścieniu wielomianów modulo (x^8-1) z n/4-bitowymi współczynnikami. Mnożenie zespolone jest wykonywane jako 8-punktowy splot cykliczny. Podanoopóżnienie i złożoność sprzętową jak również porównanie ze standardowym.rozwiązaniem.
Year 2004
-
Computation of the convolution with use of the polynomial residue number system.
PublicationPrzedstawiono użycie wielomianowych systemów resztowych do obliczania splotu w cyfrowych układach dużej skali integracji VLSI.
-
RNS reverse converter based on the new chinese remainder theorem.
PublicationPrzeanalizowano złożoność układu cyfrowego opartego na nowej odmianie chińskiego twierdzenia o resztach.
-
Szybka realizacja splotu z wykorzystaniem resztowej reprezentacji wielomianów.
PublicationPrzedstawiono możliwość realizacji splotu dwóch sygnałów dyskratnych z wykorzystaniem resztowej reprezentacji wielomianów oraz omówiono możliwośc budowy cyfrowego układu scalonego do tego celu. Podstawy teoretyczne zilustrowano przykładem obliczeniowym oraz podano schemat budowy układu mnożącego zrealizowanego z powszechnie dostępnych układówe automatycznych.
Year 2003
-
Effective residue-to-binary converter with the Chinese Remainder Theorem
PublicationKonwersja liczb z systemu resztowego do systemu binarnego jest podstawową operacją we wszystkich układach cyfrowego przetwarzania sygnałów, które wykorzystują system resztowy. W niniejszej pracy zaproponowano nową metodę konwersji opartą o chińskie twierdzenie o resztach dla modułów 5- i 6-bitowych. Specyficzną cechą nowej metody jest sposób obliczania tzw. współczynnika nadmiaru w formule chińskiego twierdzenia o resztach, co...
seen 970 times