Search
Search results for: fpga
-
The PRNS butterfly in the FPGA technology
PublicationW publikcaji zaprezentowano koncepcję realizacji motylka konwesji wejściowej w Wielomianowym Systemie Resztowym (Polynoamil Residue Number System, PRNS). Omówiono wykorzystanie reprezentacji liczb w systemie diminished-1 w prezentowanym rozwiązaniu oraz przedstawiono wynik syntezy ukłądu w środowisku Xilinx ISE.
-
The prns butterfly synthesis in the FPGA
Publicationw pracy przedstawiono sprzętową implementację elementarnych obliczeń, określanych jako obliczenia motylkowe, dla splotu realizowanego z użyciem wielomianowego systemu resztowego(ang. polynomial residue number system - prns). obliczenia są wykonywane z zastosowaniem reprezentacji systemu diminished-1. opisano syntezę układu realizującego obliczenie motylkowe w środowisku xilinx w układzie virtex 4. podano również wymaganą ilość...
-
Power equalization of AES FPGA implementation
PublicationThis paper briefly introduces side channel attacks on cryptographic hardware with special emphasis on differential power analysis(DPA). Based on existing countermeasures against DPA, design method combining power equalization for synchronous and combinatorialcircuits has been proposed. AES algorithm has been implemented in Xilinx Spartan II-E field programmable gate array (FPGA) deviceusing the standard and power-equalized methods....
-
Zastosowanie układów FPGA w kryptografii.
PublicationW pracy przedstawiono podstawowe wymagania realizacji systemów kryptograficznych: fizyczne bezpieczeństwo, dużą przepustowość i możliwość zmiany algorytmów. Wykazano, że spośród przeanalizowanych technologii tylko układy programowalne spełniają wymienione założenia. W dalszej części opisano budowę układów FPGA, ich składowe bloki funkcjonalne oraz ogólny schemat działania algorytmów szyfrowania. Omówiono własności różnych trybów...
-
Implementation of AES cryptography alghoritm in FPGA
PublicationW artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również...
-
Superconducting cavity driving with FPGA controller
Publication -
TESLA cavity driving with FPGA controller
Publication -
Hardware realization of shadow detection algorithm in FPGA
PublicationW referacie opisano problem detekcji cieni w sekwencjach wideo. Na podstawie metod znanych z literatury opracowano algorytm detekcji cieni, działający w czasie rzeczywistym i przeznaczony do realizacji sprzętowej w układzie FPGA. Algorytmy zostały przetestowane i porównane w środowisku MATLAB. Za pomocą języka VHDL zrealizowano system detekcji cieni wykorzystujący opracowany algorytm i zaimplementowano go w układzie Virtex-4. Został...
-
Remote current measurement with FPGA digital processing
PublicationThe work presents an implementation of a modular measurement and control systemthat controls variants of mains supply of 230V electrical equipment. The system allowsto supervise power consumption in the office electronic equipment. The system detectsthe instant of the reduced power consumption by a device and makes possible itsswitch-off in order to reduce energy cost. The current is measured with integratedcurrent/voltage converters....
-
Acceleration of Electromagnetic Simulations on Reconfigurable FPGA Card
PublicationIn this contribution, the hardware acceleration of electromagnetic simulations on the reconfigurable field-programmable-gate-array (FPGA) card is presented. In the developed implementation of scientific computations, the matrix-assembly phase of the method of moments (MoM) is accelerated on the Xilinx Alveo U200 card. The computational method involves discretization of the frequency-domain mixed potential integral equation using...
-
FPGA realization of fir filter in residue arithmetic
Publicationw pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane...
-
Software for development and communication with FPGA based hardware
Publication -
Parameterized diagnostic module implemented in FPGA structures
Publication -
Network on Chip implementation using FPGAs resources
PublicationW artykule przedstawiono implementację sieci typu ''Network on Chip'' w układach FPGA. Sieci typu ''Network on Chip'' stały się bardzo interesującym i obiecującym rozwiązaniem dla systemów typu ''System on Chip'' które charakteryzują się intensywną komunikacją wewnętrzną. Ze względu na inne paradygmaty projektowania nie ma obecnie dostępnych efektywnych platform do budowy prototypów sieci typu ''Network on Chip'' i ich weryfikacji....
-
Realization of multi-operand modular adders in the FPGA technology
PublicationW pracy opisano projektowanie i realizację struktur wielooperandowych sumatorów modularnych (MOMA) w środowisku Xilinx FPGA z użyciem technologii Virtex-6. Projekt oparty jest na pamięciach LUT (26x1), które symulują małe pamięci RAM służące jako podstawowy komponent do realizacji sumatorów. W pracy pokazano MOMA dla dodawania modularnego operandów 5-bitowych. Najpierw rozważono ogólne struktury MOMA i następnie dwa podstawowe...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
ASIC Design Example of Complex SoC with FPGA Prototyping
PublicationThe paper presents an example of the System on a Chip design, where the FPGA prototyping has been used. Two FPGA prototypes have been realized. The first FPGA prototype uses AVNET board containing Xilinx Virtex4 device accompanied by custom board with required devices. The second FPGA prototype has been built using the custom PCB with Xilinx Virtex-4 XC4VLX60 FPGA accompanied by all needed external components. The final system...
-
Design and realization of two-operand modular adders in the FPGA
PublicationW pracy zaprezentowano strukturę sumatorów modularnych w środowisku Xilinx z użyciem rodziny układów Virtex-6. Rozważono dwa typy sumatorów, jeden dla modułów 5-bitowych i drugi dla 6-bitowych. Zaprojektowano ich struktury i podano eksperymentalne wyniki implementacji.
-
Weryfikacja asynchronicznych układów cyfrowych w strukturach FPGA
PublicationW artykule przedstawione zostały podstawowe informacje dotyczące typowych klas układów asynchronicznych. Wymienione klasy zostały następnie przeanalizowane pod kątem możliwości ich implementacji w układach programowalnych FPGA. Klasa "micropipelines" omówiona została dokładniej. W tej klasie został zaimplementowany w układzie FPGA typu Virtex2 przykładowy procesor asynchroniczny realizujący listę rozkazów swojego synchronicznego...
-
HIGH LEVEL SYNTHESIS IN FPGA OF TCS/RNS CONVERTER
PublicationThe work presents the design process of the TCS/RNS (two's complement–to– residue) converter in Xilinx FPGA with the use of HLS approach. This new approach allows for the design of dedicated FPGA circuits using high level languages such as C++ language. Such approach replaces, to some extent, much more tedious design with VHDL or Verilog and facilitates the design process. The algorithm realized by the given hardware circuit is...
-
Implementacja cyfrowego systemu rozmytego w układzie FPGA
PublicationW artykule przedstawiono praktyczną implementację cyfrowego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowujacej reguły. Wykorzystana technika adresowania znacznie przyspiesza proces obliczeń w porównaniu do szeregowego przetwarzania reguł.
-
FPGA realization of the high-speed binary-to-residue converter
Publicationprzedstawiono architekturę i realizację w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale słowa wejściowego na segmenty 4-bitowe i następnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w układzie dwuoperandowego sumatora modulo.
-
Naval mine detection system based of FPGA circuit
PublicationElectrochemical processes take place in a metal object immersed into sea water even if an anticorrosive coating is applied [1]. As a result, flowing field appears around the object. There are naval mines between many other objects situated in the sea. Naval mines can be put in the seabed in order to be more difficult to detect by sonars. Such a mine is located on the line demarking two environments of different electrical conductivity....
-
FPGA implementation of the multiplication operation in multiple-precision arithmetic
PublicationAlthough standard 32/64-bit arithmetic is sufficient to solve most of the scientific-computing problems, there are still problems that require higher numerical precision. Multiple-precision arithmetic (MPA) libraries are software tools for emulation of computations in a user-defined precision. However, availability of a reconfigurable cards based on field-programmable gate arrays (FPGAs) in computing systems allows one to implement...
-
High-speed fpga pipelined binary-to-residue converter
Publicationw pracy przedstawiono architekturę przepływowego konwertera z systemu z uzupełnieniem do 2 z systemu binarnego. zastosowano segmentację słowa wejściowego ze wstępną inwersją dla liczb ujemnych. reszty liczb reprezentowanych przez poszczególne segmenty są obliczane poprzez odczyt z pamięci adresowanej binarną reprezentacją segmentu. otrzymane reszty sumowane są w wielooperandowym sumatorze modulo z korekcją reszty dla liczb ujemnych.pracę...
-
Review of parallel computing methods and tools for FPGA technology
Publication -
PROJEKT I IMPLEMENTACJA MODULATORA QPSK NA PLATFORMIE FPGA
PublicationW niniejszym artykule przedstawiono umiejscowienie modulacji cyfrowej w cyfrowym systemie radiokomunikacyjnym, opisano zasadę realizacji modulacji QPSK i strukturę modulatora, przyjętą do badań symulacyjnych i implementacji, przedstawiono wyniki badań symulacyjnych oraz sposób implementacji modulatora QPSK na platformie FPGA.
-
FPGA and ASIC implementation of the algorithm for traffic monitoring in urban areas
PublicationW artykule przedstawiono algorytm detekcji obrazu oraz jego realizację sprzętową w technikach FPGA i ASIC. Algorytm ten dedykowany jest do detekcji ruchu pojazdów i jest realizowany w czasie rzeczywistym. Użyto pojedynczą, umieszczoną na stałe kamerę monochromatyczną o niskiej rozdzielczości. Wykonywane są również operacje eliminacji cieni i rozjaśnień obrazu. Nachodzenie obiektów na siebie nie jest brane pod uwagę. Realizacja...
-
Pipelined division of signed numbers with the use of residue arithmetic in FPGA
PublicationAn architecture of a pipelined signed residue divider for small number ranges is presented. The divider makes use of the multiplicative division algorithm where initially the reciprocal of the divisor is calculated and subsequently multiplied by the dividend. The divisor represented in the signed binary form is used to compute the approximated reciprocal in the residue form by the table look-up. In order to reduce the needed length...
-
Realizacja urządzeń automatyki elektroenergetycznej na bazie układów FPGA
PublicationW artykule opisano wykorzystanie układu FPGA do realizacji układu automatycznej synchronizacji prądnic. Zastosowanie układu FPGA zapewnia w pełni sprzętową realizację procesu synchronizacji. Gwarantuje to deterministyczną i niezawodną realizację procesu synchronizacji. Układ FPGA pozwala również na równoległą realizację poszczególnych zadań procesu synchronizacji.
-
FPGA Based Real Time Simulations of the Face Milling Process
PublicationThe article presents a successful implementation of the milling process simulation at the Field-Programmable Gate Array (FPGA). By using FPGA, very rigorous Real-Time (RT) simulation requirements can be met. The response time of the FPGA simulations is significantly reduced, and the time synchronization is better than in a typical RT system implemented in software. The FPGA-based approach is characterized by enormous flexibility...
-
Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA
PublicationW artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.
-
System detekcji miny morskiej oparty na układzie FPGA
PublicationObiekt metalowy znajdujący się w wodzie morskiej wytwarza wokół siebie pole elektryczne. Źródłem tego pola są procesy elektrochemiczne. Wśród wielu metalowych obiektów znajdujących się w morzu są miny morskie. Miny denne często ukryte są w dnie morza w celu utrudnienia ich wykrycia przez sonary. W pracy przedstawiono wyniki analizy numerycznej wpływu przewodności elektrycznej dna na rozkład pola elektrycznego oraz opisano system...
-
Sprzętowa realizacja algorytmu przepływu optycznego w układzie FPGA
PublicationW pracy przedstawiono efektywną procedurę uproszczenia algorytmu typu optical flow (OF) oraz jego realizacje sprzętową w technologii układów FPGA. Zmodyfikowany algorytm bazuje na lokalnym dopasowaniu (korelacji) podobszarów ramki aktualnej i poprzedniej. W strukturze opracowanego algorytmu wykorzystano 1-wymiarową reprezentację podobszarów oraz zapis intensywności w kodzie Gray'a, co zmniejszyło złożoność obliczeniową przy zachowaniu...
-
Software layer for FPGA-based TESLA cavity control system
Publication -
FPGA-based cavity simulator and controller for TESLA test facility
Publication -
Overhead wires detection by FPGA real-time image processing
PublicationThe paper presents design and hardware implementation of real-time image filtering for overhead wires detection divided on image processing and results presentation blocks. The image processing block was separated from the whole implementation, and its delay and hardware complexity was analysed. Also the maximum frequency of image processing of the proposed implementation was estimated.
-
FPGA Acceleration of Matrix-Assembly Phase of RWG-Based MoM
PublicationIn this letter, the field-programmable-gate-array accelerated implementation of matrix-assembly phase of the method of moments (MoM) is presented. The solution is based on a discretization of the frequency-domain mixed potential integral equation using the Rao-Wilton-Glisson basis functions and their extension to wire-to-surface junctions. To take advantage of the given hardware resources (i.e., Xilinx Alveo U200 accelerator card),...
-
Zdalny pomiar pradu z możliwością obróbki w FPGA
PublicationW artykule przedstawiono realizację modułowego systemu pomiarowo-kontrolnegosterującego wariantami zasilania odbiorników 230 V. System umożliwia kontrolępoboru prądu przez urządzenia infrastruktury informatycznej w biurze. Wykrywamoment pojawienia się obniżonego poboru prądu przez urządzenia. Umożliwia toodłączenie ich od zasilania celem obniżenia kosztów zużycia energii. Do pomiaru prąduwykorzystano moduły przetworników scalonych...
-
Przegląd metod szybkiego prototypowania algorytmów uczenia maszynowego w FPGA
PublicationW artykule opisano możliwe do wykorzystania otwarte narzędzia wspomagające szybkie prototypowanie algorytmów uczenia maszynowego (ML) i sztucznej inteligencji (AI) przy użyciu współczesnych platform FPGA. Przedstawiono przykład szybkiej ścieżki przy realizacji toru wideo wraz z implementacją przykładowego algorytmu prze-twarzania w trybie na żywo.
-
FPGA realization of an improved alpha max plus beta min algorithm
PublicationThe generalized improved version of the alpha max plus beta min square-rooting algorithm and its realization in the Field Programmable Gate Array (FPGA) are presented. The algorithm computes the square root to calculate the approximate magnitude of a complex sample. It is especially useful for pipelined calculations in the DSP. In case of four approximation regions it is possible to reduce the peak error form 3.95% to 0.33%. This...
-
RNS/TCS CONVERTER DESIGN USING HIGH-LEVEL SYNTHESIS IN FPGA
PublicationAn experimental high-level synthesis (HLS) of the residue number system (RNS) to two’s-complement system (TCS) converter in the Vivado Xilinx FPGA environment is shown. The assumed approach makes use of the Chinese Remainder Theorem I (CRT I). The HLS simplifies and accelerates the design and implementation process, moreover the HLS synthesized architecture requires less hardware by about 20% but the operational frequency is smaller...
-
FPGA computation of magnitude of complex numbers using modified CORDIC algorithm
PublicationIn this work we present computation of the magnitude of complex numbers using a modified version of the CORDIC algorithm that uses only five iterations. The relationship between the computation error and the number of CORDIC iterations are presented for floating-point and integer arithmetics. The proposed modification of CORDIC for integer arithmetic relies upon the introduction of correction once basic computations are performed...
-
Implementation of multi-operand addition in FPGA using high-level synthesis
PublicationThe paper presents the results of high-level synthesis (HLS) of multi-operand adders in FPGA using the Vivado Xilinx environment. The aim was to estimate the hardware amount and latency of adders described in C-code. The main task of the presented experiments was to compare the implementations of the carry-save adder (CSA) type multi-operand adders obtained as the effect of the HLS synthesis and those based on the basic component...
-
implementacja algorytmu stabilizacji obrazu z kamery w układzie FPGA
PublicationW systemach monitorujących ruch uliczny wykorzystywane są algorytmy wstępnego przetwarzania obrazu takie jak: filtracji, kompresji oraz stabilizacji. Algorytmom tym stawiane są następujące wymagania: praca w czasie rzeczywistym, minimalna moc pobierana ze źródła zasilania (systemy zasilane bateryjnie), zajmowanie niewielkich zasobów sprzętowych (układy FPGA czy CPLD) oraz wykonywanie jedynie podstawowych operacji arytmetycznych...
-
<title>Embedded system in FPGA-based LLRF controller for FLASH</title>
Publication -
<title>FPGA-based cavity simulator for Tesla test facility</title>
Publication -
<title>FPGA systems development based on universal controller module</title>
Publication -
<title>FPGA based PCI mezzanine card with digital interfaces</title>
Publication -
FPGA-based implementation of a cavity field controller for FLASH and X-FEL
Publication