Projekt FAIR - Projekt - MOST Wiedzy

Wyszukiwarka

Projekt FAIR

Realizacja zaawansowanych systemów diagnostycznych dedykowanych do badań elektromagnesów nadprzewodzących stosowanych w budowie akceleratora SIS100:

  1. High Voltage Discharge Diagnostic System (HVDDC) – system umożliwiający precyzyjną weryfikację poprawności parametrów elektrycznych.
  2. High Voltage DC and Electrical Continuity Diagnostic System (HVDC&EC) – urządzenie przeznaczone do automatycznej kontroli jakości, zapewniające kompleksową diagnostykę ciągłości obwodów uzwojeń głównych oraz czujników.
Ilustracja publikacji

Informacje szczegółowe

Akronim projektu:
FAIR
Program finansujący:
INNY
Instytucja:
Ministerstwo Nauki i Szkolnictwa Wyższego (MNiSW)
Porozumienie:
---- z dnia 2010-01-01
Okres realizacji:
2010-01-01 - 2035-12-31
Realizowany w:
Uniwersytet Jagielloński
Wartość projektu:
3 300 000 000.00 EUR
Typ zgłoszenia:
Inny
Pochodzenie:
Projekt zagraniczny/międzynarodowy
Weryfikacja:
Brak weryfikacji

wyświetlono 19 razy