Wyszukiwarka
Heterogeniczna realizacja algorytmu AES w układzie SoC FPSLIC z zastosowaniem technik projektowania sprzętowo-programowego
Abstrakt
W pracy przedstawiono realizację algorytmu AES w układzie SoC FPSLIC. Opisano użytą metodologię projektowania sprzętowo-programowego. Podkreślono znaczenie procesu podziału funkcjonalności na moduły sprzętowe i programowe. Przedstawiono uzyskane rozwiązania i przeprowadzono dyskusję wyników. Dokonano także porównania z wynikami dostępnymi w literaturze.
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Język:
- polski
- Rok wydania:
- 2005
- Opis bibliograficzny:
- Strachacki M.: Heterogeniczna realizacja algorytmu AES w układzie SoC FPSLIC z zastosowaniem technik projektowania sprzętowo-programowego // . -., (2005),
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 72 razy