Wyszukiwarka
Abstrakt
Artykuł przedstawia projekt oraz implementację modułu realizującego mnożenie w skończonym polu Galois GF(2128), przeznaczonego do pracy w szyfratorze AES-GCM. Moduł został zrealizowany w taki sposób, aby umożliwić jego implementację w układach programowalnych FPGA na kartach NetFPGA1G oraz NetFPGA10G. Uwaga skupiła się na zapewnieniu należytej minimalnej częstotliwości taktowania zegara oraz odpowiedniej szybkości przetwarzania danych, przy uwzględnieniu ograniczonych zasobów układów programowalnych.
Autorzy (5)
-
Wojciech Romaszkan
- AGH Katedra Elektroniki
-
Jerzy Kasperek
- AGH Katedra Elektroniki
-
Paweł Rajda
- AGH Katedra Elektroniki
-
Piotr Pacyna
- AGH Katedra Teleinformatyki
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Opublikowano w:
-
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne
strony 7 - 19,
ISSN: 1732-1166 - Język:
- polski
- Rok wydania:
- 2013
- Opis bibliograficzny:
- Romaszkan W., Kasperek J., Rajda P., Pacyna P., Konorski J.: Implementacja sprzętowa wybranych elementów GCM-AES w układzie programowalnym na karcie netFPGA// Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne. -., nr. 21 (2013), s.7-19
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 116 razy