Wyszukiwarka
Abstrakt
Praca dotyczy porównania czterech wybranych algorytmów wchodzacych w skład systemu APR (ang. Adaptive Power Reduction). Przeprowadzono weryfikację zmodyfikowanych heurystycznych algorytmów IIOI, UNILO i MAREL oraz nowego algorytmu hybrydowego (HSA) dla potrzeb syntezy wysokiego poziomu (HLS od ang. High Level Synthesis) z redukcją poboru mocy układów cyfrowych CMOS. Pozwalają one na zwiększenie poziomu redukcji mocy rozpraszanej w cyfrowych układach CMOS. Opracowany algorytm HSA charakteryzujący się dość wysoką jakością uzyskanych rozwiązań przy zredukowanej złożoności obliczeniowej, co pozwala na wyznaczenie rozwiązań w znacznie krótszym czasie. Praca zawiera szczegółowe porównanie czterech wymienionych algorytmów przeprowadzone na podstawie benchmarków ISCAS'85.
Autorzy (3)
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Tytuł wydania:
- VI Krajowa konferencja Elektroniki : materiały konferencji, Darłówko Wschodnie, 11-13 czerwca 2007, T. 1/2 strony 0 - 0
- Język:
- polski
- Rok wydania:
- 2007
- Opis bibliograficzny:
- Szcześniak W., Raczko D., Szcześniak P.: Porównanie wybranych algorytmów systemu APR dla potrzeb redukcji poboru mocy cyfrowych układów CMOS// VI Krajowa konferencja Elektroniki : materiały konferencji, Darłówko Wschodnie, 11-13 czerwca 2007, T. 1/2/ ed. Kom. red.: W. Janke, M. Bączek, S. Łuczak Koszalin: Politechnika Koszalińska, 2007, s.0-0
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 75 razy