W artykule przedstawiono możliwość wykorzystania algorytmu ewolucyjnego do projektowania i optymalizacji cyfrowych układów kombinacyjnych w odniesieniu do liczby tranzystorów. Zastosowano chromosomy o budowie wielowarstwowej zwiększające wydajność algorytmu. Zaprojektowano, wykorzystując zaproponowaną metodę, cztery układy kombinacyjne o tabelach logicznych wybranych z literatury. Uzyskane wyniki są w wielu przypadkach lepsze...

W pracy zaprezentowano nowy szybki konwerter z systemu binarnego do systemu resztowego dla liczb o zakresie do 60 bitów. W konwerterze stosowane są wyłącznie układy kombinacyjne. Algorytm konwertera oparty jest na dodawaniu niezerowych cyfr binarnych reprezentacji kolejnych potęg 2 modulo m. Dodawanie jest realizowane przy użyciu wielooperandowego sumatora CSA oraz sumatora CPA. Suma wyjściowa CPA jest redukowana do zakresu 2m-1...

Wyniki badania odporności układów cyfrowych na zakłócenie dynamiczne w istotny sposób zależą od parametrów sygnału stymulującego. Proponowana metodyka zakłada pobudzanie badanego układu sygnałem szumu białego o określonej szerokości pasma częstotliwości. Badania symulacyjne z modelem układu progowego oraz szybkiego komparatora z histerezą przeprowadzono w środowisku COMSIS. Uzyskane wyniki potwierdzają, że im węższe pasmo szumu...

Przedstawiono opracowaną przez autorów metodę pomiaru dynamicznej odporności na zakłócenia układów cyfrowych z zastosowaniem szerokopasmowego wzorcowego sygnału szumowego. Modyfikacja metody polega na dodatkowym ograniczeniu szerokości pasma sygnału stymulującego. Przeprowadzono badania symulacyjne dla kilku modeli badanych układów cyfrowych, w tym modelu detektora progowego oraz szybkiego komparatora z histerezą, mające na celu...