W artykule przedstawiono porównanie dwóch realizacji algorytmu kryptograficznego AES w układzie programowalnym FPGA. W pierwszej wersji zrealizowano algorytm prosty i odwrotny łącznie z modułami sprzętowej realizacji rozwijania klucza. W drugiej wersji klucze są rozwijane programowo poprzez wbudowany procesor. Obie realizacje zostały przetestowane praktycznie na płytce prototypowej. Przedstawiono osiągnięte przepustowości jak również...

Ostatnio pokazano bezpośrednie zastosowanie splątania związanego w kryptografii kwantowej. W niniejszym artykule dokonano przeglądu niektórych najnowszych osiągnięć dotyczących tego zagadnienia. W szczególności przypomniano istotne pojęcia i definicje. Ponadto podano nową konstrukcję stanów o splątaniu związanym, posiadających bezpieczne korelacje, dostarczając w ten sposób niskowymiarowe (6x6) stany o splątaniu związanym z niezerowym...

W artykule przedstawiono realizację sprzętową i programową szyfrującejo i deszyfrującego algorytmu AES.Obydwie implementacje zostały zralizowane z wykorzystaniem układu Virtex II i przetestowane. Jako kryterium porónawcze wybrano zużycie zasobów układu oraz wydajność. Realizacja sprzętowa wykonuje operację szyfrowania 2 dekady szybcie niż wersja programowa, ale wymaga pięciokrotnie więcej zasobówIn this paper hardware and software...