Search
Abstract
W komunikacie przedstawiono konfigurowalny cyfrowyakcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologiiUMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane zinnymi dostępnymi w literaturze. Funkcjonalność akceleratora została szczegółowo opisana w komunikacie. System testujący został zoptymalizowany do współpracy z programem x.264 pracującym pod kontroląsystemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małąpowierzchnię rdzenia opisany akcelerator może łatwo zostaćzintegrowany z sensorem wizyjnym.
Citations
-
0
CrossRef
-
0
Web of Science
-
1
Scopus
Authors (3)
Cite as
Full text
full text is not available in portal
Keywords
Details
- Category:
- Conference activity
- Type:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Title of issue:
- XIV KRAJOWA KONFERENCJA ELEKTRONIKI, MATERIAŁY KONFERENCJI strony 652 - 657
- Language:
- Polish
- Publication year:
- 2015
- Bibliographic description:
- Kłosowski M., Pankiewicz B., Wójcikowski M.: Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych// XIV KRAJOWA KONFERENCJA ELEKTRONIKI, MATERIAŁY KONFERENCJI/ Koszalin: Wydział Elektroniki i Informatyki Politechniki Koszalińskiej, 2015, s.652-657
- DOI:
- Digital Object Identifier (open in new tab) 10.15199/48.2015.09.25
- Verified by:
- Gdańsk University of Technology
seen 104 times