Search
Abstract
W artykule przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu przeznaczony dla enkodera wideo standardu H.264. Akcelerator został zaimplementowany w technologii FPGA oraz w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane, a szczegółowe wyniki pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami. System został zoptymalizowany do współpracy z oprogramowaniem x.264 i jest przeznaczony do sprzętowego wspierania kompresji wideo.
Authors (3)
Cite as
Full text
download paper
downloaded 24 times
- Publication version
- Accepted or Published Version
- License
-
open in new tab
Keywords
Details
- Category:
- Articles
- Type:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Published in:
-
Przegląd Elektrotechniczny
pages 54 - 57,
ISSN: 0033-2097 - Language:
- Polish
- Publication year:
- 2014
- Bibliographic description:
- Kłosowski M., Pankiewicz B., Wójcikowski M.: Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264// Przegląd Elektrotechniczny. -., nr. 9 (2014), s.54-57
- Verified by:
- Gdańsk University of Technology
seen 72 times