Wyszukiwarka
Abstrakt
W komunikacie przedstawiono konfigurowalny cyfrowyakcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzację i dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Został on pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologiiUMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane zinnymi dostępnymi w literaturze. Funkcjonalność akceleratora została szczegółowo opisana w komunikacie. System testujący został zoptymalizowany do współpracy z programem x.264 pracującym pod kontroląsystemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małąpowierzchnię rdzenia opisany akcelerator może łatwo zostaćzintegrowany z sensorem wizyjnym.
Cytowania
-
0
CrossRef
-
0
Web of Science
-
1
Scopus
Autorzy (3)
Cytuj jako
Pełna treść
pełna treść publikacji nie jest dostępna w portalu
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Aktywność konferencyjna
- Typ:
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Tytuł wydania:
- XIV KRAJOWA KONFERENCJA ELEKTRONIKI, MATERIAŁY KONFERENCJI strony 652 - 657
- Język:
- polski
- Rok wydania:
- 2015
- Opis bibliograficzny:
- Kłosowski M., Pankiewicz B., Wójcikowski M.: Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych// XIV KRAJOWA KONFERENCJA ELEKTRONIKI, MATERIAŁY KONFERENCJI/ Koszalin: Wydział Elektroniki i Informatyki Politechniki Koszalińskiej, 2015, s.652-657
- DOI:
- Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.15199/48.2015.09.25
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 104 razy