Wyszukiwarka
Abstrakt
W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator transformacji DCT przeznaczony dla enkodera wideo standardu H.264. Akcelerator realizuje także odwrotnątransformacjęDCT oraz kwantyzacjęi dekwantyzację. Akcelerator początkowo zaimplementowano w układzie FPGA. Zostałon pomyślnie zweryfikowany, a następnie zaimplementowany w układzie ASIC w technologii UMC 90 nm. Szczegółowe wyniki testów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze. Funkcjonalnośćakceleratora została szczegółowo opisana w komunikacie. System testujący zostałzoptymalizowany do współpracy z programem x.264 pracującym pod kontroląsystemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD. Ze względu na niewielki pobór mocy oraz małąpowierzchnięrdzenia opisany akcelerator może łatwo zostaćzintegrowany z sensorem wizyjnym.
Cytowania
-
0
CrossRef
-
0
Web of Science
-
1
Scopus
Autorzy (3)
Cytuj jako
Pełna treść
- Wersja publikacji
- Accepted albo Published Version
- DOI:
- Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.15199/48.2015.09.25
- Licencja
-
otwiera się w nowej karcie
Słowa kluczowe
Informacje szczegółowe
- Kategoria:
- Publikacja w czasopiśmie
- Typ:
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Opublikowano w:
-
Przegląd Elektrotechniczny
strony 97 - 100,
ISSN: 0033-2097 - Język:
- polski
- Rok wydania:
- 2015
- Opis bibliograficzny:
- Kłosowski M., Pankiewicz B., Wójcikowski M.: Akcelerator transformacji DCT do kompresji obrazu w sensorach wizyjnych// Przegląd Elektrotechniczny. -., nr. 9 (2015), s.97-100
- DOI:
- Cyfrowy identyfikator dokumentu elektronicznego (otwiera się w nowej karcie) 10.15199/48.2015.09.25
- Weryfikacja:
- Politechnika Gdańska
wyświetlono 131 razy