Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA - Publication - Bridge of Knowledge

Search

Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA

Abstract

W artykule przedstawiono praktyczną implementację cyfrowego równoległego systemu rozmytego w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. W proponowanym systemie proces wnioskowania przebiega równolegle dla aktywowanych reguł.

Cite as

Full text

full text is not available in portal

Keywords

Details

Category:
Articles
Type:
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Published in:
Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne no. T. 13, pages 507 - 514,
ISSN: 1732-1166
Language:
Polish
Publication year:
2007
Bibliographic description:
Popławski M., Białko M.: Implementacja cyfrowego równoległego systemu rozmytego w układzie FPGA// Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne. -Vol. T. 13., (2007), s.507-514
Verified by:
Gdańsk University of Technology

seen 65 times

Recommended for you

Meta Tags